[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，方法包括：提供待刻蚀层，待刻蚀层包括若干分立的第一区和若干分立的第二区，第一区和第二区沿第一方向相间排布，相邻的第一区和第二区邻接，所述第二区包括第二槽区；在待刻蚀层的第一区和第二区上形成第一掩膜层；在第二槽区之外的第一掩膜层中注入掺杂离子；之后，在第一掩膜层上形成第二掩膜层；在第一区形成贯穿第一掩膜层和第二掩膜层的第一槽；在第一槽的侧壁形成掩膜侧墙；形成掩膜侧墙后，去除第二掩膜层；去除第二掩膜层后，以掩膜侧墙和具有掺杂离子的第一掩膜层为掩膜刻蚀去除第二槽区的第一掩膜层，在第二区的第一掩膜层中形成第二槽，第二槽的侧壁暴露出掩膜侧墙。所述方法提高了半导体器件的性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

在半导体器件制造的工艺中，通常利用光刻工艺将掩膜版上的图形转移到衬底上。光刻过程包括：提供衬底；在衬底上形成光刻胶；对所述光刻胶进行曝光和显影，形成图案化的光刻胶，使得掩膜版上的图案转移到光刻胶中；以图案化的光刻胶为掩膜对衬底进行刻蚀，使得光刻胶上的图案转印到衬底中；去除光刻胶。

随着半导体器件尺寸的不断缩小，光刻关键尺寸逐渐接近甚至超出了光刻的物理极限，由此给光刻技术提出了更加严峻的挑战。双重构图技术的基本思想是通过两次构图形成最终的目标图案，以克服单次构图不能达到的光刻极限。

然而，现有的半导体器件的性能较差。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供待刻蚀层，所述待刻蚀层包括若干分立的第一区和若干分立的第二区，第一区和第二区沿第一方向相间排布，相邻的第一区和第二区邻接，所述第二区包括第二槽区；在所述待刻蚀层的第一区和第二区上形成第一掩膜层；在第二槽区之外的第一掩膜层中注入掺杂离子；在第二槽区之外的第一掩膜层中注入掺杂离子之后，在第一掩膜层上形成第二掩膜层；在第一区形成贯穿第一掩膜层和第二掩膜层的第一槽；在第一槽的侧壁形成掩膜侧墙；形成所述掩膜侧墙后，去除第二掩膜层；去除第二掩膜层后，以所述掩膜侧墙和具有掺杂离子的第一掩膜层为掩膜刻蚀去除第二槽区的第一掩膜层，在第二区的第一掩膜层中形成第二槽，第二槽的侧壁暴露出掩膜侧墙。

可选的，所述掺杂离子包括硼离子或砷离子。

可选的，在第二槽区之外的第一掩膜层中注入掺杂离子之前，所述第一掩膜层的材料包括非晶硅、氮化硅或氧化硅；所述第二掩膜层的材料包括非晶硅、氮化硅或氧化硅。

可选的，所述第一掩膜层的厚度与所述第二掩膜层的厚度之比为1:4～4:1。

可选的，形成第一槽的工艺包括各向异性干刻工艺，在形成第一槽的过程中，对具有掺杂离子的第一掩膜层的刻蚀速率与对未注入有掺杂离子的第一掩膜层的刻蚀速率之比为1:1.5～1.5:1。

可选的，形成所述掩膜侧墙的方法包括：在所述第一槽的侧壁和底部、以及第二掩膜层的顶部表面形成侧墙膜；回刻蚀所述侧墙膜直至去除第一槽底部的侧墙膜和第二掩膜层顶部表面的侧墙膜，形成所述掩膜侧墙。

可选的，所述掩膜侧墙的厚度为5纳米～20纳米。

可选的，在垂直于待刻蚀层表面的方向上，所述掩膜侧墙的高度为30纳米～80纳米。

可选的，所述掩膜侧墙的材料包括SiO₂、SiN、TiO₂、TiN、AlN或Al₂O₃。

可选的，刻蚀去除第二槽区的第一掩膜层的工艺为湿法刻蚀工艺。

可选的，所述第二槽区的第一掩膜层的材料和第二掩膜层的材料相同；在同一道刻蚀工艺中去除第二掩膜层和第二槽区的第一掩膜层。