[发明专利]用于三维存储器元件的半导体结构及其制造方法

权利要求书

1.一种用于三维存储器元件的半导体结构的制造方法，包括：

形成堆叠结构在衬底上，所述堆叠结构包括交替堆叠的多个绝缘层与多个牺牲层；

形成多个通道开孔，垂直贯穿所述堆叠结构并暴露所述衬底；

由外至内依序形成阻隔绝缘层、电荷储存层、隧穿绝缘层、通道层和核心层在每一所述多个通道开孔中；

形成多个狭缝，垂直贯穿所述堆叠结构并暴露所述衬底，所述多个狭缝位于相邻两列通道开孔之间，其中每一暴露出的所述衬底表层具有杂质掺杂区；

更换所述堆叠结构中的所述多个牺牲层；

形成多个控制栅极层于相邻绝缘层之间；

形成多个隔离绝缘层于所述多个狭缝的内表面上；

刻蚀位于所述衬底表面的每一所述隔离绝缘层，形成狭缝开口以暴露出所述衬底；

更换所述衬底表层的所述杂质掺杂区，形成底部开口；以及

形成多个导电插塞于位于每一所述狭缝中所述隔离绝缘层之间，其中所述导电插塞具有位于所述狭缝开口中的缩小颈部结构和位于所述底部开口中的增大底部结构。

2.根据权利要求1所述的用于三维存储器元件的半导体结构的制造方法，其中所述形成多个狭缝的步骤中，所述狭缝的高宽比为30-60。

3.根据权利要求1所述的用于三维存储器元件的半导体结构的制造方法，其中所述形成多个狭缝的步骤中，所述狭缝的深度为3-12μm。

4.根据权利要求1所述的用于三维存储器元件的半导体结构的制造方法，其中更换所述杂质掺杂区的方法包括使用清洁等离子体的干法刻蚀。

5.根据权利要求4所述的用于三维存储器元件的半导体结构的制造方法，其中所述清洁等离子体的加速电场的偏压功率最多为100W。

6.根据权利要求4所述的用于三维存储器元件的半导体结构的制造方法，其中当所述杂质掺杂区中的杂质包括碳和氟时，所述清洁等离子体的气体源包括含卤素的气体和含氢的气体。

7.根据权利要求6所述的用于三维存储器元件的半导体结构的制造方法，其中所述清洁等离子体的气体源还包括钝气。

8.根据权利要求1所述的用于三维存储器元件的半导体结构的制造方法，其中形成所述多个导电插塞的步骤中，所述导电插塞的所述底部结构伸入衬底的深度为

9.根据权利要求1所述的用于三维存储器元件的半导体结构的制造方法，其中形成所述多个导电插塞的步骤，还包括在所述衬底表面形成金属硅化物。