[发明专利]一种功率半导体器件及其制造方法有效
申请号: | 201910351121.3 | 申请日: | 2019-04-28 |
公开(公告)号: | CN110010692B | 公开(公告)日: | 2020-11-27 |
发明(设计)人: | 周锌;王睿迪;李治璇;王正康;乔明;李肇基;张波 | 申请(专利权)人: | 电子科技大学 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/423;H01L21/336 |
代理公司: | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人: | 敖欢;葛启函 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 功率 半导体器件 及其 制造 方法 | ||
1.一种功率半导体器件,其特征在于:包括第一导电类型半导体衬底(1),所述第一导电类型半导体衬底(1)底部与漏电极(2)相连;所述第一导电类型半导体衬底(1)上部有第一导电类型半导体外延层(3);所述第一导电类型半导体外延层(3)内有介质槽(5),介质槽(5)内有隔离栅(6);所述第一导电类型半导体外延层(3)上部具有第二导电类型半导体体区(8),所述第二导电类型半导体体区(8)内有第二导电类型半导体体接触区(9)和第一导电类型半导体源区(10);所述第二导电类型半导体体接触区(9)和第一导电类型半导体源区(10)都与源电极(11)相连;所述第二导电类型半导体体区(8)与介质槽(5)之间有结势垒区(4),所述结势垒区(4)与隔离栅(6)之间为屏蔽栅介质层(7);所述第二导电类型半导体体区(8)上部有栅介质层(12);所述栅介质层(12)顶部与多晶硅栅极(13)相连;所述器件顶有钝化层(14),所述钝化层(14)覆盖多晶硅栅极(13);所述结势垒区(4)和屏蔽栅介质层(7)深度相同。
2.根据权利要求1所述的一种功率半导体器件,其特征在于:所述结势垒区(4)下界面与第二导电类型半导体体区(8)下表面平齐,或结势垒区(4)下界面在第二导电类型半导体体区(8)下表面上方。
3.根据权利要求1所述的一种功率半导体器件,其特征在于:所述第一导电类型半导体外延层(3)与结势垒区(4)的掺杂浓度不同。
4.根据权利要求1所述的一种功率半导体器件,其特征在于:结势垒区(4)为非均匀掺杂。
5.根据权利要求1所述的一种功率半导体器件,其特征在于:所述隔离栅(6)为阶梯状或梯形。
6.根据权利要求1所述的一种功率半导体器件,其特征在于:所述介质槽(5)采用二氧化硅、碳化硅、砷化镓、氮化镓、二氧化铪、二氧化钛、含氟氧化硅、含碳氧化硅其中一种材料;或采用多层变介电常数结构。
7.根据权利要求1所述的一种功率半导体器件,其特征在于:所述隔离栅(6)的电位接地或与其他电位相连。
8.权利要求1至7任意一项所述的一种功率半导体器件的制造方法,其特征在于:包括以下步骤:
(1)在第一导电类型衬底(1)上外延生长第一导电类型的外延层(3);
(2)通过光刻和刻蚀工艺对所述第一导电类型的外延层(3)进行刻蚀形成沟槽;
(3)在沟槽内通过生长或淀积形成介质槽(5);
(4)刻蚀沟槽内上部分的介质层;
(5)通过热氧化工艺形成隔离栅介质层(7);
(6)淀积多晶硅形成阶梯状隔离栅(6);
(7)注入第二导电类型半导体杂质,推结形成第二导电类型半导体体区(8);
(8)通过掩模版刻蚀硅,注入形成第二导电类型半导体体接触区;
(9)填充金属形成源电极(11);
(10)在表面热生长二氧化层并淀积多晶硅,掩模版刻蚀形成栅介质层(12)与多晶硅栅极(13);
(11)利用部分自对准工艺,注入第一导电类型半导体杂质,形成第一导电类型半导体源区(10);
(12)通过自对准工艺,注入第一导电类型半导体杂质形成结势垒区(4);
(13)在器件表面生长钝化层(14),背面淀积金属形成漏电极(2),之后进行表面处理,由此形成一种功率半导体器件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910351121.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类