[发明专利]3D存储器件及其制造方法

权利要求书

1.一种3D存储器件，其特征在于，包括：

半导体衬底；

栅叠层结构，位于所述半导体衬底上，包括交替堆叠的栅极导体层与层间绝缘层；

多个沟道柱，贯穿所述栅叠层结构，并与所述半导体衬底接触；

栅极隔离结构，贯穿所述栅叠层结构以划分出多个存储区域，包括形成于栅线隙中的导电通道和隔离层，所述导电通道与所述半导体衬底接触，所述隔离层将所述栅极导体层与所述导电通道彼此隔离，所述栅线隙在预定区域断开形成缺口，以使位于不同所述存储区域的所述栅极导体层在所述缺口处电相连，

其中，所述栅线隙包括靠近所述缺口的端部、延伸部以及用于连通所述端部与所述延伸部的连接部，所述连接部靠近所述端部的通道尺寸小于靠近所述延伸部的通道尺寸，以限定所述端部的腔体体积，

在沿所述延伸部至所述端部的方向上，所述连接部的通道尺寸逐渐缩小。

2.根据权利要求1所述的3D存储器件，其特征在于，每个所述存储区域包括阻隔区，

所述3D存储器件还包括多个阻隔结构，贯穿所述栅叠层结构，并与所述半导体衬底接触，每个所述阻隔结构位于相应的所述阻隔区，

其中，所述预定区域的位置包括相邻的所述阻隔结构之间。

3.根据权利要求2所述的3D存储器件，其特征在于，每个所述存储区域还包括存储阵列区与字线连接区，

其中，所述预定区域的位置还包括所述存储阵列区与所述字线连接区相邻处。

4.根据权利要求1所述的3D存储器件，其特征在于，所述隔离层覆盖所述栅线隙的侧壁，

其中，位于所述端部、所述延伸部以及所述连接部的所述隔离层的厚度相同。

5.一种3D存储器件的制造方法，其特征在于，包括：

在半导体衬底上形成绝缘叠层结构，包括交替堆叠的牺牲层与层间绝缘层；

贯穿所述绝缘叠层结构形成与所述半导体衬底接触的多个沟道柱；

贯穿所述绝缘叠层结构形成栅线隙；

经所述栅线隙将所述牺牲层替换成栅极导体层以形成栅叠层结构；以及

在所述栅线隙中形成贯穿所述栅叠层结构的栅极隔离结构，以划分出多个存储区域，所述栅极隔离结构包括隔离层与导电通道，所述导电通道与所述半导体衬底接触，所述隔离层将所述栅极导体层与所述导电通道彼此隔离，

其中，所述栅线隙在预定区域断开形成缺口，以使位于不同所述存储区域的所述栅极导体层在所述缺口处电相连，

所述栅线隙包括靠近所述缺口的端部、延伸部以及用于连通所述端部与所述延伸部的连接部，所述连接部靠近所述端部的通道尺寸小于靠近所述延伸部的通道尺寸，以限定所述端部的腔体体积，

在沿所述延伸部至所述端部的方向上，所述连接部的通道尺寸逐渐缩小。

6.根据权利要求5所述的制造方法，其特征在于，形成所述栅线隙的步骤包括：

在所述绝缘叠层结构上涂布光致抗蚀剂；

图案化所述光致抗蚀剂形成掩模；以及

经由所述掩模去除部分所述绝缘叠层结构形成所述栅线隙，

其中，通过控制所述掩模的图案使所述栅线隙形成相应的结构。

7.根据权利要求5所述的制造方法，其特征在于，形成所述隔离层的步骤包括：

在所述栅线隙中填充绝缘材料；以及

去除部分所述绝缘材料形成覆盖所述栅线隙的侧壁的所述隔离层，

其中，在所述端部分别沿第一方向与第二方向通入刻蚀气体，并在所述连接部、所述延伸部沿所述第二方向通入刻蚀气体，以去除部分所述绝缘材料，

所述第一方向与所述第二方向相互垂直，并且所述第一方向、所述第二方向均与所述半导体衬底平行。

8.根据权利要求7所述的制造方法，其特征在于，所述端部的腔体体积限制位于所述端部的所述绝缘材料的刻蚀程度。

9.根据权利要求7所述的制造方法，其特征在于，位于所述端部、所述延伸部以及所述连接部的所述隔离层的厚度相同。