[发明专利]数据采集模块与数据传输模块的数据交互系统

权利要求书

1.数据采集模块与数据传输模块的数据交互系统，其特征在于，包括数据采集模块FPGA、数据传输模块ARM、存储芯片SRAM、开关芯片、接口芯片USB、串口通讯协议，SPI通讯协议，所述存储芯片SRAM为N块，每块存储芯片由4线SPI驱动，为N块存储芯片进行硬件编址，用一个字节分别表示为addr1,addr2,addr3……addrN，地址值为0代表该片存储芯片为空，为OXFF代表该片存储芯片值为满，所述开关芯片为集成单刀双掷开关，具有多路开关，每路开关其输入端连接每块存储芯片，输出通道分别连接于FPGA和ARM，每路开关由FPGA连接进行控制，FPGA和ARM分时连接多块存储芯片，FPGA和ARM通过2线串口连接，FPGA传输控制状态信息，控制状态信息定义每次传送2个字节为一帧，第一个字节表示人为定义的地址信息，第二个字节表示该地址对应的值，而ARM每接收一帧数据需要发送一帧应答信息，应答帧信息第一个字节值表示地址，第二个字节用一个固定值0XAA作为应答信号，FPGA与ARM每次发送、应答的地址信息的值应保持一致，

FPGA采集信号并发送信息给ARM的工作过程为以下步骤：

S1: FPGA创建N个状态变量addr1,addr2,addr3……addrN作为各块SRAM的地址，初始化各块SRAM的地址，各块SRAM地址的值都初始化为0，代表该块SRAM的值为空，

S2:FPGA数据采集模块读取各块SRAM地址对应的值，

S3: FPGA检测各块存储芯片的地址值是否为0，若为零，执行S4：否则继续执行S3，

S4:FPGA控制开关芯片连通FPGA与SRAM，

S5:FPGA进行数据采集，把采集的连续数字信号依次写入N块SRAM中，并改变该块SRAM状态变量值为满，即赋值为OXFF，

S6:FPGA断开与SRAM的连接，FPGA控制开关芯片使SRAM与ARM进行连接，

S7:FPGA通过串口向ARM依次发送各块SRAM地址值，发送2字节为一组，第一个字节为地址，第二个字节为值,用0XFF表示该块芯片已满，

S8:若FPGA在一定时间内没有收到ARM的应答信息，继续执行S7步骤，否则执行S9，

S9：发送下块地址，重复S7，S8步骤，

S10：N块SRAM是否全部发送完成，若是执行S2，否则执行S7，

FPGA接收ARM数据的步骤为：

S1: FPGA接收从ARM发来的数据，解析数据，

S2：FPGA向ARM发送应答信息，

S3: ARM发来的数据若为上位机状态操作，执行相应的操作后，FPGA执行S1，若ARM发来的数据为SRAM地址信息，执行S4，

S4: FPGA将该SRAM存储信息保存于SRAM所维持的状态变量中，执行S1，

ARM接收FPGA的数据步骤为：

S1:ARM进行各状态变量的初始化，

S2:ARM检测串口信息，

S3:串口是否有来自于FPGA的信息，若是执行S4，否则执行S2，

S4:通过串口接收来自FPGA的数据，修改相应状态变量的值，

S5:向FPGA发送应答信息，执行S2，

ARM向FPGA发送上位机控制信息来源于两部分，一部分是来自于上位机的控制信息，第二部分是由于传送各块SRAM内容后反馈给FPGA的各块SRAM芯片的值，

来自于上位机控制信息的传送步骤为:

S1:ARM初始化各上位机操作变量，

S2:ARM检测上位机端口信息，

S3:是否有上位机控制信息，若是执行S4，否则执行S2，

S4:ARM向FPGA发送上位机控制信息，

S5:是否在一定时间内收到FPGA的应答信息，若是执行S2，否则执行S4，

发送信息来自于SRAM的发送步骤为：

S1: ARM读取各块SRAM状态变量值，

S2：N块SRAM状态值是否全为满，若是执行S3，否则执行S1，

S3：ARM通过SPI协议依次读取每块SRAM中的值，通过USB接口传送至上位机，并修改该块SRAM状态变量值为空

S4: ARM通过串口向FPGA发送该快SRAM状态信息，

S5: ARM是否在一定时间内收到FPGA的应答信息，若是执行S6，否则执行S4，

S6：N块SRAM是否全部发送完成，若是执行S1，否则执行S3。