[发明专利]数据采集模块与数据传输模块的数据交互系统

说明书

本发明公开了数据采集模块与数据传输模块的数据交互系统，解决FPGA与ARM之间数据传输速度不匹配。系统包括以FPGA数据采集模块，ARM数据传输模块，串口通讯协议，SRAM存储模块，开关芯片。串口通讯协议用于FPGA与ARM进行少量的控制信息以及命令数据的交互，开关芯片用于FPGA与ARM分时对存储芯片的连接，SRAM作为大量数字信号的缓冲。通过串口通讯协议建立ARM与FPGA的数据交互通道，完成SRAM状态信息交互，命令码交互及数据可靠性验证。本发明解决了数据采集中，FPGA采样速度与ARM传输速度不匹配的的问题，且保证了数据交互的可靠性，相比传统采取高速存储芯片以及高速ARM处理器具有价格低廉，方法简单等优点。

技术领域

本发明涉及数据采集领域，具体涉及数字信号的传输及采集模块与传输模块之间命令状态的交互。

背景技术

随着数据采集技术的发展，逐渐向高精度高速方向发展，而数据采集板卡的数据传输方式会随着追求目标的不同而不同，具有成本高，开发复杂等特点。当追求高精度的同时，如何设计出可靠的数据传输方式是设计的关键，而数据采集板卡核心控制器通常采用FPGA，因为其时钟稳定，速度快，抗干扰强，而ARM具有串行运行特点，且编程容易，开发简单，因而用FPGA+ARM的组合来构成数据采集卡是很高效，而如何根据较高的采样率设计出一种交互系统是数据采集卡的关键。

发明内容

本发明的目的是提供一种成本低廉，采样率较高的数据采集模块与数据传输模块的数据交互系统。

本发明是这样实现的：

数据采集模块与数据传输模块的数据交互系统，包括数据采集模块FPGA、数据传输模块ARM、存储芯片SRAM、开关芯片、接口芯片USB、串口通讯协议，SPI通讯协议，所述存储芯片SRAM为N块，每块存储芯片由4线SPI驱动，为N块存储芯片进行硬件编址，用一个字节分别表示为addr1,addr2,addr3……addrN，地址值为0代表该片存储芯片为空，为OXFF代表该片存储芯片值为满，所述开关芯片为集成单刀双掷开关，具有多路开关，每路开关其输入端连接每块存储芯片，输出通道分别连接于FPGA和ARM，每路开关由FPGA连接进行控制，FPGA和ARM分时连接多块存储芯片，FPGA和ARM通过2线串口连接，FPGA传输控制状态信息，控制状态信息定义每次传送2个字节为一帧，第一个字节表示人为定义的地址信息，第二个字节表示该地址对应的值，而ARM每接收一帧数据需要发送一帧应答信息，应答帧信息第一个字节值表示地址，第二个字节用一个固定值0XAA作为应答信号，FPGA与ARM每次发送、应答的地址信息的值应保持一致，

FPGA采集信号并发送信息给ARM的工作过程为以下步骤：

S1: FPGA创建N个状态变量addr1,addr2,addr3……addrN作为各块SRAM的地址，初始化各块SRAM的地址，各块SRAM地址的值都初始化为0，代表该块SRAM的值为空，

S2:FPGA数据采集模块读取各块SRAM地址对应的值，

S3: FPGA检测各块存储芯片的地址值是否为0，若为零，执行S4：否则继续执行S3，

S4:FPGA控制开关芯片连通FPGA与SRAM，

S5:FPGA进行数据采集，把采集的连续数字信号依次写入N块SRAM中，并改变该块SRAM状态变量值为满，即赋值为OXFF，

S6:FPGA断开与SRAM的连接，FPGA控制开关芯片使SRAM与ARM进行连接，

S7:FPGA通过串口向ARM依次发送各块SRAM地址值，发送2字节为一组，第一个字节为地址，第二个字节为值,用0XFF表示该块芯片已满，

S8:若FPGA在一定时间内没有收到ARM的应答信息，继续执行S7步骤，否则执行S9，

S9：发送下块地址，重复S7,S8步骤。