[发明专利]封装基板

说明书

本申请实施例涉及一种封装基板。根据本申请部分实施例的封装基板包括封装单元区及模拟阻抗区。该封装单元区布置有多个封装单元，该多个封装单元的每一者具有第一多层结构。该模拟阻抗区设置在该封装单元区外围，该模拟阻抗区具有第二多层结构，该第二多层结构经配置以模拟该多个封装单元中的至少一者的该第一多层结构而具有阻抗层及至少一参考层，其中该阻抗层包括阻抗线。本申请实施例提供的该封装基板可以便捷快速的对封装单元进行阻抗检测，而不需要对其进行破坏从而提高了阻抗检测的准确度及灵活性。

技术领域

本申请实施例涉及封装基板，特别是涉及封装基板的阻抗性能检测技术。

背景技术

阻抗是用来评估电子元器件特性的一个参数,是电子元器件在即定频率下对交流电的总对抗作用。在很多应用场景下，基板电路的设计需考虑阻抗匹配的关系以达到减小信号衰减及传输通畅的目的。

随着封装技术的不断进步，电子产品对所使用的封装基板内部的阻抗线路的要求不断提高，这需要对封装基板内密集的阻抗线路的阻抗值进行检测从而加以控制。然而，现有的阻抗测量技术是通过破坏相应封装基板上的一定封装单元结构而进行检测的，一方面因结构破坏而增加了生产成本，另一方面也存在检测不够准确而影响产品质量的问题。

因此，业内亟需新的封装基板阻抗性能检测技术。

发明内容

本申请实施例的目的之一在于提供一种封装基板，该封装基板具备专用的阻抗性能检测区域而无需对其封装单元进行破坏。

根据本申请的一些实施例的封装基板，其包括封装单元区及模拟阻抗区。该封装单元区布置有多个封装单元，该多个封装单元的每一者具有第一多层结构。该模拟阻抗区设置在该封装单元区外围，该模拟阻抗区具有第二多层结构，该第二多层结构经配置以模拟该多个封装单元中的至少一者的该第一多层结构而具有阻抗层及至少一参考层，其中该阻抗层包括阻抗线。

根据本申请的一些实施例，该第二多层结构中的至少一层具有至少一对金属探针探点。

根据本申请的一些实施例，该第二多层结构中的至少一层具有至少一个导通孔。

根据本申请的一些实施例，其中该至少一参考层经配置以接地。

根据本申请的一些实施例，其中该阻抗层为所述第二多层结构中的顶层。

根据本申请的一些实施例，其中该第二多层结构进一步包括净空层，其位于该阻抗层及相邻的该至少一参考层之间。

根据本申请的一些实施例，其中该阻抗层为所述第二多层结构中的内层。

根据本申请的一些实施例，其中该阻抗层进一步包括屏蔽线，其设置在该阻抗线周围。

根据本申请的一些实施例，其中该阻抗线到所述屏蔽线的距离介于100μm到400μm之间。

本申请实施例提供的封装基板相对于现有技术具有专门的阻抗性能检测区域，不需要对该封装基板的封装单元区进行破坏即可达到阻抗性能分析的目的，从而在保证产品质量的同时节约生产成本。

附图说明

在下文中将简要地说明为了描述本申请实施例或现有技术所必要的附图以便于描述本申请的实施例。显而易见地，下文描述中的附图仅只是本申请中的部分实施例。对本领域技术人员而言，在不需要创造性劳动的前提下，依然可以根据这些附图中所例示的结构来获得其他实施例的附图。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。

图1是根据本申请一些实施例的封装基板10的俯视结构示意图

图2所示是根据本申请一些实施例的封装基板10上的模拟阻抗区14的第二多层结构20的结构剖面示意图