[发明专利]一种可靠的SRAM型FPGA自主恢复系统及方法

权利要求书

1.一种可靠的SRAM型FPGA自主恢复系统，其特征在于，包括监控FPGA、PROM存储器、SRAM型FPGA，其中，所述监控FPGA用于读取PROM存储器中的数据，同时将所述PROM存储器中的数据引导加载配置至所述SRAM型FPGA；所述监控FPGA还用于在数据加载完成后，对所述SRAM型FPGA的状态进行监视。

2.如权利要求1所述的自主恢复系统，其特征在于，所述SRAM型FPGA还包括DCM时钟管理单元，所述DCM时钟管理单元用于向所述监控FPGA发送时钟锁定指示，以及接收所述监控FPGA的配置数据。

3.如权利要求1所述的自主恢复系统，其特征在于，所述PROM存储器中的数据引导加载配置至所述SRAM型FPGA包括：

步骤11：按照所述PROM存储器的数据读取时序进行数据的读取，并对读取的数据进行校验，验证读取数据的正确性；如果数据不正确，重新对PROM存储器的数据进行读取；

步骤12：读取数据正确后，按照所述SRAM型FPGA的加载时序进行数据配置，实现所述SRAM型FPGA的加载配置。

4.如权利要求1所述的自主恢复系统，其特征在于，所述监控FPGA选用反熔丝FPGA。

5.一种可靠的SRAM型FPGA自主恢复方法，包括监控FPGA、PROM存储器、SRAM型FPGA，其特征在于，包括步骤：

步骤1：上电监控FPGA正常工作后，所述监控FPGA对所述SRAM型FPGA进行加载配置；

步骤2：加载配置完成后，对所述SRAM型FPGA的配置成功引脚进行检测，如果所述引脚电平为高，则流转到步骤3，否则返回到步骤1；

步骤3：加载配置正常后，所述监控FPGA同时对来自所述SRAM型FPGA的时钟锁定指示和核心状态指示进行监控，监测到异常时对所述SRAM型FPGA进行干预，使之恢复到正常工作状态。

6.如权利要求5所述的方法，其特征在于，所述步骤1包括：

步骤11：按照所述PROM存储器的数据读取时序进行数据的读取，并对读取的数据进行校验，验证读取数据的正确性；如果数据不正确，重新对PROM存储器的数据进行读取；

步骤12：读取数据正确后，按照所述SRAM型FPGA的加载时序进行数据配置，实现所述SRAM型FPGA的加载配置。

7.如权利要求5所述的方法，其特征在于，所述步骤3中的所述监控FPGA同时对来自所述SRAM型FPGA的时钟锁定指示和核心状态指示进行监控的监控流程包括：

监控流程1：监控时钟锁定指示；当检测到该指示信号失锁时，则FPGA内部的DCM模块工作异常，此时，需要对所述SRAM型FPGA进行重新加载，跳转到步骤1；若该时钟指示信号为锁定状态，则不做处理，保持监控流程1。

8.如权利要求5所述的方法，其特征在于，所述步骤3中的所述监控FPGA同时对来自所述SRAM型FPGA的时钟锁定指示和核心状态指示进行监控的监控流程还包括：

监控流程2：监控核心状态指示；当检测到该指示信号失锁时，则FPGA内部的功能模块工作异常，此时，需要对所述SRAM型FPGA进行软复位操作，发送一个软复位脉冲，使得SRAM型FPGA回到初始状态；若该核心状态指示信号为锁定状态，则不做处理，保持监控流程2。

9.如权利要求7或8所述的方法，其特征在于，失锁为低电平，锁定为高电平。