[发明专利]一种超低K介质层及其制备方法

说明书

本发明提供了一种超低K介质层及其制备方法，上述制备方法包括：在衬底上形成超低K介质层；在上述超低K介质层上表面形成薄氧层；以及采用氧气对形成上述薄氧层后的上述超低K介质层执行等离子体净化；其中上述等离子体净化持续超过2秒钟。根据本发明所提供的制备方法所制备的超低K介质层表面平整，克服了超低K介质层原有的凸起缺陷，改进了超低K介质层的性能。本发明所提供的超低K介质层的制备方法流程简单，与现有的超低K介质层的制备工艺兼容，具有可操作性。

技术领域

本发明涉及半导体结构及其制造工艺领域，尤其涉及超低K材质介质层结构及其制造。

背景技术

自从早年德州仪器的Jack Kilby博士发明了集成电路(IC)之时起，科学家们和工程师们已经在半导体器件和工艺方面作出了众多发明和改进。近50年来，半导体尺寸已经有了明显的降低，这转化成不断增长的处理速度和不断降低的功耗。然而，在此过程中需要克服不少技术难题。

对于半导体技术领域的技术人员来说，众所周知的是，互联延迟是推动提高集成电路的速度和性能中的主要限制因素。目前用来尽量减小互联延迟常用的方法是通过使用低介电常数(低K)材料作为集成电路器件中金属层的层间绝缘电介质，以此来减小互联电容。

因此，近几年来，发展了低K材料(例如二氧化硅)来取代高介电常数的绝缘材料，具体来说，低K膜用于半导体器件中金属层之间的电介质层之间和电介质层之内。目前，可以采用旋转涂布电介质(SOD，Spin-On Deposition)方法(类似于添加光阻剂的方法)，或者通过化学气相沉积(CVD，Chemical Vapor Deposition)的方法来沉积形成低K介质层，以使低K材料兼容现有的常规半导体制造工艺。

并且，随着对半导体器件性能要求的逐渐提高，目前已经希望能够进一步降低绝缘材料的介电常数，使得层间介质层的介电常数低于2.5。一般认为介电常数低于2.5的介电材料为超低K(ULK，Ultra Low K)介电材料。形成超低K介质膜的一种方式是形成多孔低K介质膜，即可以通过使形成的低K材料膜具有气孔来进一步降低材料膜的介电常数。

然而，在现有技术中，当兼容地采用化学气相沉积形成上述超低K介质层时，由于各种各样的原因，所形成的超低K介质层的表面具有凸起缺陷(bump defect)，导致超低K介质层表面不平整，从而影响金属层间介质层的性能，影响半导体器件的整体性能。

因此，亟需要一种超低K介质层的制备方法，能够通过简单的工艺流程形成不具有凸起缺陷的超低K介质层，并且使得所形成的超低K介质层保留原有的电特性能，不对超低K介质层的原有性能造成负面影响，从而能够提高半导体器件的整体性能。

发明内容

以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。

为了解决上述问题，本发明提供了一种超低K介质层的制备方法，上述制备方法包括：

在衬底上形成超低K介质层；

在上述超低K介质层上表面形成薄氧层；以及

采用氧气对形成上述薄氧层后的上述超低K介质层执行等离子体净化；其中上述等离子体净化持续超过2秒钟。

在上述制备方法的一实施例中，可选的，上述等离子体净化持续4-20秒钟。

在上述制备方法的一实施例中，可选的，上述等离子体净化持续15秒钟。

在上述制备方法的一实施例中，可选的，上述薄氧层的厚度为10埃。

在上述制备方法的一实施例中，可选的，采用二乙氧基甲基硅烷、α-松油烯和氧气形成上述薄氧层。