[发明专利]基于形式向量的多输入多输出真值表的约简方法

说明书

本发明基于形式向量的多输入多输出真值表的约简方法，属于逻辑电路优化技术领域；所要解决的技术问题为：提供一种基于形式向量的多输入多输出真值表的约简方法；解决该技术问题采用的技术方案为：步骤一：将真值表转化为决策形式背景；步骤二：根据条件形式背景和决策形式背景求取所有单属性非零形式向量，分别存入条件形式向量集和决策形式向量集；步骤三：对于任意条件形式向量和决策形式向量，若满足规则约简条件，则计算相应条件形式向量的启发式算子，并将已经完成规则提取操作的条件形式向量存入冗余形式向量集合；本发明用于优化数字逻辑电路输入与输出之间的逻辑关系。

技术领域

本发明基于形式向量的多输入多输出真值表的约简方法，属于逻辑电路优化技术领域。

背景技术

组合逻辑电路是数字电路的一种重要类型，组合逻辑电路的设计要求电路在功能上是完整的，但同时考虑到成本和设计复杂度，也要求电路是最简的、最优化的。因此，组合逻辑电路优化是数字电路优化的重要研究内容。真值表通常用来表征数字逻辑电路输入与输出之间的逻辑关系，它是组合逻辑电路设计与优化中常用的方法与模型，因此组合逻辑电路的优化本质上为真值表的化简。

在组合逻辑电路优化中，常用的真值表化简方法主要有公式法、立方体法、卡诺图法、 Q-M算法及其改进算法，但是当面对较大规模的多输入多输出真值表化简问题时，上述传统方法存在较大的局限性：公式法对经验依赖性较高，约简结果不唯一，缺乏统一的约简模式，难以程序化；卡诺图法存在偶然性和试凑性，随着逻辑变量个数的增加，基于卡诺图对真值表进行化简将会变得相当复杂；Quine-McCluskey算法是一种更加直接的、系统的、可计算的方法，但其指数级的复杂度使得其只适用于小型真值表的化简；立方体法是基于卡诺图化简法的一种改进算法，易于计算机编程实现，但是由于其质蕴涵项的求取比较复杂，该类方法的计算效率仍不理想。

当逻辑输入变量的个数增加时，传统算法的复杂度急剧增加，不利于处理较大规模的数字逻辑电路；传统算法一般只适用于处理单逻辑输出变量的真值表，针对较大规模的真值表化简问题，如何提高算法的化简效率，避免大量冗余运算的产生是目前待解决的问题。

发明内容

本发明为了克服现有技术中存在的不足，所要解决的技术问题为：提供一种基于形式向量的多输入多输出真值表的约简方法。

为了解决上述技术问题，本发明采用的技术方案为：基于形式向量的多输入多输出真值表的约简方法，定义输入量为：多输入多输出真值表为IS＝(U,R,V,f)；

其中，U表示论域；

R＝XUY表示属性集合，X表示逻辑输入变量，Y表示逻辑输出变量；

表示逻辑变量值的集合，且V_a＝{0,1}；

f:U×R→V表示一个信息函数，对f(x,a)＝V_a，即表示对象x在属性a下的取值为V_a；

定义输出量为：对于真值表中的任意一个逻辑输出变量，输出最简逻辑规则集；

定义形式背景T下的所有形式向量表示为

其中，U表示论域；

A'表示属性集合；

I表示对象与属性之间的二元关系，(x,a)∈I(其中x∈U、a∈A)表示对象u具有属性a，表示为xIa，反之表示对象u不具有属性a；

决策形式背景DT＝(U,C',I,D',J)，其中(U,C',I)和(U,D',J)分别为一个形式背景；

C'为条件属性集，D'为决策属性集，且C'∩D'＝φ；

I为条件属性与对象间的二元关系；

J为决策属性与对象间的二元关系；