[发明专利]一种基于MOS晶体管的基本运算电路及其扩展电路

说明书

本发明属于半导体技术领域，公开了一种基于MOS晶体管的基本运算电路，包括：MOS晶体管；所述MOS晶体管的漏极连接电源端VDD，所述MOS晶体管的源极作为电路输出端；MOS晶体管的栅极作为第一输入端，MOS晶体管的衬底作为第二输入端；其中，第一输入端采用二值输入a：VDD/VG₀；第二输入端采用二值输入b：VX₁/VX₂；VG₀的获取方法为：在MOS晶体管的衬底加载相对大值电压VX₁，在MOS晶体管的栅极加载从VDD到VSS的扫描电压，获取MOS晶体管的第一导通电流图；在MOS晶体管的衬底加载相对小值电压VX₂，重复上述操作，获取MOS晶体管的第二导通电流图并比较，获取导通电流差值最大时的栅极电压，即为VG₀。本发明提供的基本运算电路能够降低空间占用，提升扩展使用的规模。

技术领域

本发明涉及技术领域，特别涉及一种基于MOS晶体管的基本运算电路及其扩展电路。

背景技术

乘加逻辑在很多领域中有较多的应用，是许多算法在实现过程中的主要逻辑运算。比如通信中的滤波运算，以及深度学习算法中的卷积运算都是以乘加运算为基本运算的。但是采用当前传统的CMOS数字电路实现方式，用标准单元库设计的乘加电路一般都需要较大的面积，因此可以集成的乘加电路并行规模比较受限，这也直接影响了一些需要大量并行乘加运算的应用的实现。

发明内容

本发明提供一种基于MOS晶体管的基本运算电路及其扩展电路，解决现有技术中CMOS数字电路占用面积达，影响扩展应用规模的技术问题。

为解决上述技术问题，本发明提供了一种基于MOS晶体管的基本运算电路，包括：MOS晶体管；

所述MOS晶体管的漏极连接电源端VDD，所述MOS晶体管的源极作为电路输出端；

所述MOS晶体管的栅极作为第一输入端，所述MOS晶体管的衬底作为第二输入端；

其中，所述第一输入端采用二值输入a：VDD/VG₀；第二输入端采用二值输入b：VX₁/VX₂；

所述VG₀的获取方法为：

在所述MOS晶体管的衬底加载相对大值电压VX₁，在所述MOS晶体管的栅极加载从VDD到VSS的扫描电压，获取所述MOS晶体管的第一导通电流图；

在所述MOS晶体管的衬底加载相对小值电压VX₂，在所述MOS晶体管的栅极加载从VDD到VSS的扫描电压，获取所述MOS晶体管的第二导通电流图；

比较所述第一导通电流图和第二导通电流图，获取导通电流差值最大时的栅极电压，即为VG₀。

一种bit乘加运算电路，包括：多个所述的基本运算电路；

所述多个基本运算电路的漏极相连，多个所述多个基本运算电路的源极与电路输出端相连。

进一步地，所述bit乘加运算电路还包括：模数转换电路ADC；

所述模数转换电路与所述电路输出端相连；

其中，所述bit乘加运算电路的运算关系为：

一种向量乘加运算电路，包括：所述的bit乘加运算电路、第一移位器以及第一加法器；

所述bit乘加运算电路的输出端与所述第一移位器相连，形成乘加运算单元；

多个所述乘加运算单元的输出端分别与所述第一加法器相连，形成初级向量乘加运算电路；

其中，所述初级向量乘加运算电路的运算关系为：