[发明专利]制造半导体器件的方法

说明书

本发明提供一种制造半导体器件的方法，该方法包括：在基板上形成三维(3D)结构；形成吸附控制层以覆盖3D结构的上部分；以及在吸附控制层上和在3D结构的没有被吸附控制层覆盖的下部分上形成材料层，其中在吸附控制层上的材料层的最小厚度小于在3D结构的下部分上的材料层的最大厚度。

技术领域

本发明构思涉及制造半导体器件的方法，更具体地，涉及可改善台阶覆盖率的制造半导体器件的方法。

背景技术

当在三维(3D)结构上形成材料层时，台阶覆盖率可以被定义为材料层的最小厚度与材料层的最大厚度的比率。台阶覆盖率可以是所形成的材料层的厚度均匀性的测量结果之一。随着3D结构的高宽比增大，台阶覆盖率会降低。因此，当在具有高的高宽比的3D结构上形成材料层时，获得高覆盖率会是重要的。

发明内容

本发明构思提供了可改善台阶覆盖率的制造半导体器件的方法。

根据本发明构思的一方面，提供一种制造半导体器件的方法。该方法包括：在基板上形成三维(3D)结构；形成吸附控制层以覆盖3D结构的上部分；以及在吸附控制层上和在3D结构的没有被吸附控制层覆盖的下部分上形成材料层。在吸附控制层上的材料层的最小厚度小于在3D结构的下部分上的材料层的最大厚度。

根据本发明构思的另一方面，提供一种制造半导体器件的方法。该方法包括：形成具有柱形状的下电极；在下电极的上部分上形成电介质层的第一部分并在下电极的下部分上形成电介质层的第二部分；在电介质层的第一部分上形成吸附控制层；以及在吸附控制层上和在电介质层的第二部分上形成上电极。上电极在吸附控制层的上端上的生长速率低于上电极在电介质层的第一部分和第二部分之间的边界上的生长速率。

根据本发明构思的另一方面，提供一种制造半导体器件的方法。该方法包括：形成具有有底部的中空柱形状的下电极；在下电极的上部分上形成电介质层的第一部分并在下电极的下部分上形成电介质层的第二部分；在电介质层的第一部分上形成吸附控制层；以及在吸附控制层上和在电介质层的第二部分上形成上电极。在吸附控制层上的上电极的最小厚度小于在电介质层的第二部分上的上电极的最大厚度。

附图说明

从以下结合附图的详细描述，本发明构思的实施方式将被更清楚地理解，附图中：

图1是使用典型的沉积工艺在形成于基板上的三维(3D)结构上沉积的材料层的剖视图；

图2是根据一实施方式的制造半导体器件的方法的流程图；

图3A、图3B、图4和图5是根据一实施方式的制造半导体器件的方法的图，其中图3B是沿着图3A的线AA'截取的剖视图；

图6是石墨烯的化学结构的图；

图7是根据一实施方式的形成材料层的操作的流程图；

图8A、图8B、图9和图10是示出根据一实施方式的制造半导体器件的方法的图，其中图8B是沿着图8A的线BB'截取的剖视图；

图11、图12、图13、图14、图15、图16和图17是根据一实施方式的制造电容器的方法的图；以及

图18、图19、图20、图21和图22是根据一实施方式的制造电容器的方法的图。

具体实施方式

图1是使用典型的沉积工艺在形成于基板10上的三维(3D)结构40上沉积的材料层70的剖视图。参照图1，沉积在3D结构40的上端上的材料层70的厚度可以大于沉积在3D结构40的下端上的材料层70的厚度。此外，形成在3D结构40上的材料层70的厚度可以朝向3D结构40的下端(也就是，朝向基板10)减小。这种现象会局部地发生，因为用于形成材料层70的化学材料在3D结构40的上部分上被消耗，而没有被充分地供应到3D结构40的下部分。