[发明专利]一种低压零功耗CMOS上电检测电路

说明书

本发明公开了一种低压零功耗CMOS上电检测电路，包括电容Cp、NMOS器件NM1、RS触发器、一级反相器I3、分压模块、整形模块、二级反相器I4、对地延迟电容C1、三级反相器。本发明采用PM1和电阻R1的分压的结构，可以在低电压下，实现上电电平的检测，同时PM2和C1产生的延迟，可以帮助快速检测电源上电情况下，产生足够逻辑电路复位的延迟区间；NM1帮助在正常工作状态下，避免产生静态电流消耗，做到无静态功耗的启动电路，适用于低压，低功耗的集成电路芯片应用。

技术领域

本发明涉及检测电路技术领域，具体涉及一种低压零功耗CMOS上电检测电路。

背景技术

目前常用的上电检测电路如图1所示，电源电压VDD上升阶段，电阻R1和电容C1组成延迟电路，VP电压缓慢上升，PM1和NM1组成反相器结构，反相器阈值电压与MOS器件的W/L有关，当VDD上升较快，VP由于延迟作用上升较慢时候，PM1导通，NM1截止，这样通过I1反相器整形，产生s_porb＝L的检测信号，当VDD稳定后，VP＝VDD，通过反相器整形，s_porb＝H，芯片正常工作且无静态功耗。

图2也是一种常用的上电检测电路。PM3,PM5,NM3二极管串联连接，当VDD低于三个MOS器件阈值电压情况下，VP始终为低电平，输出s_porb＝L，为复位/置位阶段，当VDD足够高的情况下，PM4导通，VP被充电至VDD，因此s_porb转变为高电平，芯片正常工作，从而达到了上电检测的功能，而且这种方式对VDD的上电速度并不敏感。

图1结构，检测电路对VDD的慢上电的应用无效，因为慢上电情况下,VP始终等于VDD，因此s_porb始终为H，无法产生复位/置位信号。图2中，这种结构有两个问题，第一，由于MOS管二极管串联使用，使得VDD的最小启动电压为MOS器件阈值的整数倍，无法低电压环境下使用；第二，MOS管通路始终存在静态功耗，无法应用于低功耗环境下。

发明内容

针对上述存在的技术不足，本发明的目的是提供一种低压零功耗CMOS上电检测电路，既能在低压条件下使用，又没有静态功耗的上电检测电路，为模拟/数字芯片提供高可靠性的复位/置位信号，可以应用在SOC芯片或者模拟芯片中，提供上电后的置位/复位信号，帮助芯片内数字电路达到预定的启动状态。

为解决上述技术问题，本发明采用如下技术方案：

本发明提供一种低压零功耗CMOS上电检测电路，用于检测电源VDD的变化，包括：

电容Cp，连接电源VDD，输出电压Vp；

NMOS器件NM1，与电容Cp串联；

RS触发器，接收Vp和NM1栅极电压；

一级反相器I3，输入端与RS触发器的输出端相连；

分压模块，由NMOS器件NM2、电阻R1以及PMOS器件PM1串联而成，输出电压Vq；

整形模块，由NMOS器件NM3和PMOS器件PM2并联而成；

二级反相器I4，输入端与整形模块串联，输出端输出电压Va，并与NM1的栅极相连；

对地延迟电容C1，一端与二级反相器I4输出端串联，另一端接地；

三级反相器，由I5和I6串联而成，输入电压Va，输出s_porb。

优选地，所述电容Cp与NM1的漏极相连，所述NM1的源极接地；所述RS触发器的R端口与NM1的漏极相连，所述RS触发器的S端口与NM1的栅极相连，所述一级反相器I3的输出端与NM2的栅极相连。