[发明专利]一种扇出型封装方法

说明书

本发明提供一种扇出型封装方法，所述封装方法包括：1)提供一带有对位标记的待封芯片；2)于待封芯片上表面沉积金属连接柱；3)将透明柱覆盖于对位标记之上；4)于待封芯片的上表面形成塑封层；5)研磨塑封层；6)于塑封层上表面形成电介质层，并在电介质层之上形成重新布线层，重新布线层与金属连接柱电性连接。通过引入可以保护对位标记不被污染的透明柱，能够在塑封后，不用其他额外工艺，就可以直接暴露出对位标记，对于后续制程提供精确的定位。

技术领域

本发明涉及半导体技术封装领域，尤其涉及一种扇出型封装方法。

背景技术

更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来，集成电路封装将通过不断减少最小特征尺寸来提高各种电子元器件的集成密度。目前，先进的封装方法包括:晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，WLCSP)，扇出型晶圆级封装(Fan-Out Wafer Level Package，FOWLP)，倒装芯片(FlipChip)，叠层封装(Package on Package，POP)等。

扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法，该技术通过再布线层将单个芯片的I/O进行扇出，增大单个的封装面积，从而提供I/O数。相对于传统的单个IC芯片的塑封方式，扇出型封装技术可以得到更小的封装尺寸，更好的电学热学性能和更高的封装密度。

目前，最常见的扇出型晶圆级封装方法为：提供待封芯片，将待封芯片在待封芯片黏合与载体上，采用电镀工艺或打线工艺于待封芯片上形成金属连接柱柱；采用注塑工艺将芯片塑封于塑封材料层中，通过光刻、电镀出重新布线层(Redistribution Layers，RDL)；去除载体和粘合层；在重新布线层上光刻、电镀形成凸块下金属层(UBM)；在UBM上进行植球回流，形成焊球凸块。然而，上述制备过程中，注塑工艺中的塑封料会污染待封芯片的对位标记，影响后续再布线层的精度。

因此，在半导体芯片封装中，如何在塑封工艺后进行准确对位是本领域技术人员亟待解决的一个问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提出一种扇出型封装方法，通过加入一透明柱，使其在塑封工艺之前遮挡住对位标记，便于在研磨工艺之后，不用其他额外的工艺制程就可以直接暴露处对位点。

为实现上述目的及其他相关目的，本发明提供一种扇出的封装方法，所述方法至少包括以下步骤：

1)提供一待封芯片，所述待封芯片至少包括金属化层以及设于金属化层之上的对位标记；

2)于所述待封芯片上表面沉积金属连接柱，所述金属连接柱与所述金属化层电性连接；

3)固定透明柱；所述透明柱覆盖于对位标记之上，所述透明柱的材料为透明材料或半透明材料；

4)于所述待封芯片的上表面形成塑封层，所述塑封层完全包覆所述金属连接柱及透明柱；

5)研磨；研磨所述塑封层直至暴露出金属连接柱的上表面及透明柱；

6)于所述塑封层上表面形成电介质层，所述电介质层暴露出所述金属连接柱上表面，并在所述电介质层之上形成重新布线层，所述重新布线层与所述金属连接柱电性连接。

可选地，所述透明柱的材料包括玻璃、高分子树脂。

可选地，所述透明柱的横截面形状包括圆形、三角形、方形或六边形。

可选地，所述透明柱与所述金属化层的接触面的面积大于对位标记的面积。

可选地，所述步骤3)中，固定透明柱的方式包括贴装。

可选地，所述贴装的步骤至少包括：

3-1)在所述透明柱与金属化层的接触面涂覆粘结剂；