[发明专利]半导体存储装置

说明书

实施方式提供容易高集成化的半导体存储装置。实施方式的半导体存储装置具备第1导电层、第1绝缘层、第1半导体层、第2半导体层、第1接触电极、第2接触电极。第1导电层在第1方向延伸。第1绝缘膜在第1方向延伸，在与第1方向交叉的第2方向与第1导电层并排。第1半导体层与第1导电层对向，在与第1方向及第2方向交叉的第3方向延伸。第2半导体层与第1导电层对向，在第3方向延伸，第2方向的位置与第1半导体层不同。第1接触电极连接于第1半导体层。第2接触电极连接于第2半导体层。在第1方向及第2方向延伸的第1截面中，第1半导体层的外周面由第1导电层遍及全周地包围，第2半导体层的外周面由第1导电层及第1绝缘层包围。

[相关申请案]

本申请案享有以日本专利申请案2018-161679号(申请日：2018年8月30日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。

技术领域

本实施方式涉及一种半导体存储装置。

背景技术

半导体存储装置的高集成化正在进展。

发明内容

实施方式提供一种容易高集成化的半导体存储装置。

一实施方式的半导体存储装置具备第1导电层、第1绝缘层、第1半导体层、第2半导体层、第1接触电极、及第2接触电极。第1导电层在第1方向延伸。第1绝缘膜在第1方向延伸，且在与第1方向交叉的第2方向上与第1导电层并排。第1半导体层与第1导电层对向，且在与第1方向及第2方向交叉的第3方向延伸。第2半导体层与第1导电层对向，且在第3方向延伸，第2方向上的位置与第1半导体层不同。第1接触电极连接于第1半导体层。第2接触电极连接于第2半导体层。于在第1方向及第2方向延伸的第1截面中，第1半导体层的外周面由第1导电层遍及全周地包围，第2半导体层的外周面由第1导电层及第1绝缘层包围。

附图说明

图1是表示第1实施方式的半导体存储装置的示意性的构成的等效电路图。

图2是半导体存储装置的示意性的俯视图。

图3是存储单元阵列MA的示意性的立体图。

图4是存储单元MC及漏极选择晶体管STD的示意性的立体图。

图5是存储单元MC的示意性的剖视图。

图6是漏极选择晶体管STD的示意性的剖视图。

图7A是存储单元阵列MA的示意性的俯视图。

图7B是图7A的一部分的放大图。

图8是存储单元阵列MA的示意性的剖视图。

图9是存储单元阵列MA的示意性的剖视图。

图10～34是表示第1实施方式的半导体存储装置的制造方法的示意性的剖视图。

图35是第1比较例的半导体存储装置的示意性的俯视图。

图36是第2比较例的半导体存储装置的示意性的俯视图。

图37是表示比较例的制造方法的示意性的剖视图。

图38是表示该制造方法的示意性的剖视图。

图39是其他实施方式的存储单元阵列的示意性的剖视图。

具体实施方式

其次，参照附图对实施方式的半导体存储装置详细地进行说明。此外，以下的实施方式只不过为一例，并非旨在表示限定本发明。