[发明专利]阵列基板和阵列基板的制备方法

说明书

本发明提供一种阵列基板和阵列基板制备方法，阵列基板包括薄膜晶体管，薄膜晶体管包括栅极、有源层、栅绝缘层、源极、以及漏极，有源层包括层叠设置的第一有源层和第二有源层，第一有源层和第二有源层材料不同，以提升薄膜晶体管的开态电流，栅绝缘层设置于栅极与有源层之间，源极、漏极与有源层电性连接；本发明将有源层设置为材料不同的第一有源层和第二有源层，可以降低与栅绝缘层的接触势垒，或者缩小有源层空乏区，从而提升了薄膜晶体管的开态电流。

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板和阵列基板的制备方法。

背景技术

近年来，以非晶IGZO(indium gallium zinc oxide，氧化铟镓锌)为代表的金属氧化物薄膜晶体管因超高分辨率，大尺寸，高帧率处理和可见光范围内穿透率高等显著优点得到广泛应用。

由于显示面板趋于高分辨率，大尺寸的方向发展，显示面板中的薄膜晶体管器件需要高的开态电流Ion，然而现有的薄膜晶体管的开态电流Ion过小，不能满足显示面板的需求。

因此，现有薄膜晶体管存在开态电流过小的技术问题，需要改进。

发明内容

本发明提供一种阵列基板和阵列基板的制备方法，以缓解现有薄膜晶体管开态电流过小的技术问题。

为解决上述问题，本发明提供的技术方案如下：

本发明提供一种阵列基板，包括薄膜晶体管，所述薄膜晶体管包括：

栅极；

有源层，包括叠层设置的第一有源层和第二有源层，所述第一有源层和所述第二有源层材料不同，以提升薄膜晶体管的开态电流；

栅绝缘层，设置于所述栅极与所述有源层之间；

源极，与所述有源层电性连接；

漏极，与所述有源层电性连接。

在本发明的阵列基板中，所述第一有源层设置在所述栅绝缘层远离所述栅极的一侧，所述第二有源层设置在所述第一有源层远离所述栅绝缘层的一侧，所述第一有源层的离子掺杂浓度大于所述第二有源层的离子掺杂浓度，以缩小有源层的空乏区。

在本发明的阵列基板中，所述有源层还包括第三有源层，所述第三有源层设置在所述第二有源层远离所述第一有源层的一侧，所述第三有源层的离子掺杂浓度大于所述第二有源层的离子掺杂浓度。

在本发明的阵列基板中，所述有源层还包括第四有源层，所述第四有源层设置在所述第二有源层远离所述第一有源层的一侧，所述第四有源层的离子掺杂浓度小于所述第二有源层的离子掺杂浓度，以缩小有源层的空乏区。

在本发明的阵列基板中，所述有源层还包括第五有源层，所述第五有源层设置在所述第四有源层远离所述第二有源层的一侧，所述第五有源层的离子掺杂浓度大于第四有源层的离子掺杂浓度。

在本发明的阵列基板中，所述第一有源层设置在所述栅绝缘层远离所述栅极的一侧，所述第二有源层设置在所述第一有源层远离所述栅绝缘层的一侧，所述第一有源层为宽禁带的半导体材料，以降低与栅绝缘层的接触势垒，所述第二有源层为金属氧化物。

在本发明的阵列基板中，所述有源层还包括第六有源层，所述第六有源层设置在所述第二有源层远离所述第一有源层的一侧，所述第二有源层的离子掺杂浓度小于所述第六有源层的离子掺杂浓度。

在本发明的阵列基板中，所述有源层还包括第七有源层，所述第七有源层设置在所述第二有源层远离所述第一有源层的一侧，所述第七有源层的离子掺杂浓度小于所述第二有源层的离子掺杂浓度，以缩小有源层的空乏区。