[发明专利]一种扇出型晶圆级封装器件

说明书

本申请公开了一种扇出型晶圆级封装器件，所述封装器件包括：多个芯片和多个假片，多个所述芯片和多个所述假片位于同一层；塑封层，覆盖多个所述芯片和多个所述假片，且所述芯片和所述假片的一侧与所述塑封层齐平且从所述塑封层中露出；其中，所述假片用于增强其对应位置处的强度。通过上述方式，本申请能够降低形成塑封层后的封装器件的翘曲度。

技术领域

本申请涉及半导体技术领域，特别是涉及一种扇出型晶圆级封装器件。

背景技术

扇出型晶圆级封装是将单独的芯片(例如，硅芯片等)嵌入到塑封层中，并分配空间。在整个封装流程中尤为重要的一个环节是晶圆重组，具体包括：在载盘的第一表面上设置多个测试性能良好的芯片，然后在载盘的第一表面压合形成塑封层。

本申请的发明人在长期研究过程中发现，上述封装流程中由于应力、热膨胀系数等问题在形成塑封层后容易产生翘曲现象，进而降低良率，影响封装器件品质以及出货速度。

发明内容

本申请主要解决的技术问题是提供一种扇出型晶圆级封装器件，能够降低形成塑封层后的封装器件的翘曲度。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种扇出型晶圆级封装器件，所述封装器件包括：多个芯片和多个假片，多个所述芯片和多个所述假片位于同一层；塑封层，覆盖多个所述芯片和多个所述假片，且所述芯片和所述假片的一侧与所述塑封层齐平且从所述塑封层中露出；其中，所述假片用于增强其对应位置处的强度。

其中，所述芯片的至少一边的长度大于阈值，多个所述芯片围设形成第一区域，所述假片位于所述第一区域外围。

其中，所述芯片的所有边的长度小于等于阈值，所述多个所述芯片围设形成第一区域，所述第一区域外围填充有所述假片，所述第一区域内的相邻所述芯片之间填充有所述假片。

其中，所述假片为圆形、正方形、矩形、三角形、菱形中任意一种，所述假片的尺寸小于所述芯片的尺寸。

其中，两个相邻所述假片之间的距离大于第一预设值。

其中，所述芯片与其相邻的所述假片之间的距离大于第二预设值。

其中，所述塑封层包括边缘，与所述边缘最接近的所述假片与所述边缘之间的距离大于第三预设值。

其中，所述塑封层的边缘设置有标记，距离所述标记预定范围内不设置所述假片。

其中，所述封装器件还包括：胶膜，位于所述芯片和所述假片未被所述塑封层覆盖一侧；载盘，位于所述胶膜远离所述塑封层一侧。

其中，所述封装器件还包括：第一掩膜层，覆盖所述芯片和所述假片未被所述塑封层覆盖一侧，且所述第一掩膜层对应所述芯片的位置具有第一开口；第一种子层，位于所述第一掩膜层远离所述塑封层一侧，且所述第一种子层覆盖所述第一开口；金属再布线层，位于所述第一种子层远离所述第一掩膜层一侧，所述金属再布线层、所述第一种子层、所述芯片电连接。

本申请的有益效果是：区别于现有技术的情况，本申请所提供的扇出型晶圆级封装器件中包括多个芯片、多个假片以及塑封层，其中，多个芯片和多个假片位于同一层，塑封层覆盖多个芯片和多个假片；假片的设置可以增强其对应位置处的强度，从而降低翘曲度，提高封装器件良率，提高封装器件品质及出货速度。

例如，当芯片的至少一边的长度大于阈值时，假片设置在芯片围设的第一区域的外围，假片可以增强外围的强度，进而降低翘曲度。

又例如，当芯片的所有边的长度小于等于阈值时，假片设置在芯片围设的第一区域的外围以及第一区域内，假片可以增强整体强度，进而降低翘曲度。

附图说明