[发明专利]一种非易失存储器写处理方法及装置

说明书

本发明实施例提供了一种非易失存储器写处理方法及装置，该方法包括：在对待处理存储块执行写操作时，确定所述待处理存储块的目标编程字线；确定所述目标编程字线的编程电压补偿量；对所述目标编程字线施加第一编程电压；所述第一编程电压为：预设编程电压与所述编程电压补偿量的差；在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第二编程电压；所述第二编程电压为：所述第一编程电压与第一预设电压增量的和。本发明实施例VT0的分布与VT1的分布类似，避免了因为VT0与其他字线的导通阈值电压差距过大造成的逻辑错误，进而可以避免初始字线WL0中出现写入的数据不能被正确读出的现象发生。

技术领域

本发明涉及存储器处理技术领域，特别是涉及一种非易失存储器写处理方法及装置。

背景技术

随着各种电子装置及嵌入式系统等的发展，非易失性存储器件得到较多发展。示例的，以非易失性存储器NAND闪存(NAND Flash Memory)为例，NAND闪存通过对Memorycell(存储单元)进行读写擦操作来存储数据，具有改写速度快，存储容量大等优点，被广泛使用到电子产品中。在非易失存储器的每个Block(存储块)中，都会对应多条WL(Wordline，字线)。

现有技术中，对NAND闪存进行写操作时，对于每个选中进行编程的WL，通常会施加惯用的初始编程电压，然后在初始编程电压的基础上不断增加，直到实现对该WL的写操作。示例的，如图1所示，在WL0上施加较大的编程电压VPGM_INI，若未完成写操作，在WL0上施加VPGM_INI加上VPGM_STEP的电压，其中VPGM_STEP为阶梯电压增量，若仍未完成写操作，在WL0上施加VPGM_INI加上两个VPGM_STEP的电压，依次类推，从而实现写操作。

然而，发明人在研究上述技术方案的过程中发现，上述技术方案存在如下缺陷：在写操作中，初始字线WL0中经常出现写入的数据不能被正确读出的现象发生。

发明内容

鉴于上述问题，提出了本发明实施例的一种非易失存储器写处理方法及装置，以避免初始字线WL0中出现写入的数据不能被正确读出的现象发生。

根据本发明的第一方面，提供了一种非易失存储器写处理方法，所述方法包括：

在对待处理存储块执行写操作时，确定所述待处理存储块的目标编程字线；

确定所述目标编程字线的编程电压补偿量；

对所述目标编程字线施加第一编程电压；所述第一编程电压为：预设编程电压与所述编程电压补偿量的差；在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第二编程电压；所述第二编程电压为：所述第一编程电压与第一预设电压增量的和。

可选的，所述在对待处理存储块执行写操作时，确定所述待处理存储块的目标编程字线之前，还包括：

确定所述待处理存储块中，每个字线对应的编程电压补偿量。

可选的，所述在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第二编程电压；所述第二编程电压为：所述第一编程电压与第一预设电压增量的和之后，还包括：

在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第三编程电压；所述第三编程电压为：所述第二编程电压与第一预设电压增量的和。

可选的，所述在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第二编程电压；所述第二编程电压为：所述第一编程电压与第一预设电压增量的和之后，还包括：

在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第四编程电压；所述第四编程电压为：所述第二编程电压与第二预设电压增量的和，其中，所述第一预设电压增量与所述第二预设电压增量不相等。