[发明专利]一种双沿触发混合结构的DPWM电路及其控制方法

说明书

本发明公开了一种双沿触发混合结构的DPWM电路及其控制方法，包括：格雷码状态转移模块，时钟管理模块，路径平衡与移相模块，精细占空比信号译码模块，高速进位逻辑模块，异步清零输出模块；其中，路径平衡与移相模块包括：输出拉高触发单元、四相时钟路径平衡与移相单元。本发明能提高数字脉宽调制器的时间分辨率、开关频率与动态响应速度，从而减小DC‑DC变换器输出电压纹波以及所需片外无源器件尺寸，进而提高变换器在占空比波动条件下的响应速度。

技术领域

本发明涉及电源管理芯片领域，具体的说是一种应用于开关电源数字控制环路中的脉冲宽度调制芯片及其控制方法。

背景技术

数字脉冲宽度调制(DPWM)近年来一直是数字开关电源领域研究的热点，传统数字脉宽调制器及其控制方法在时间分辨率、动态响应速度、功耗与资源占用方面的缺陷一直是数字技术在开关电源领域应用的主要阻碍。单一的基于普通二进制计数器和比较器结构的DPWM模块虽然实现简单，但分辨率的不足引起的极限环振荡会严重影响开关电源变换器输出电压的质量。由于其特定的工作机理，导致基于计数器和比较器结构的DPWM难以实现高频化且过度依赖时钟产生电路的性能，电路整体复杂度和成本过高，不利于大规模应用。而使用高性能时钟管理模块的精细相移功能来提高DPWM的时间分辨率，存在动态响应时间长的缺陷，无法满足高性能开关变换器实时性的要求。

目前普通商用数字脉宽调制器时间分辨率较低且控制方法单一，主流产品的时间分辨能力介于若干纳秒与几百纳秒之间，而高精度的脉宽调制芯片价格昂贵，结构复杂，不利于推广使用。

发明内容

本发明为克服现有数字开关电源变换器技术存在的问题，提出一种双沿触发混合结构的DPWM电路及其控制方法，以期能提高数字脉宽调制器的时间分辨率、开关频率与动态响应速度，从而减小DC-DC变换器输出电压纹波以及所需片外无源器件尺寸，进而提高变换器在占空比波动条件下的响应速度。

本发明为解决技术问题采用如下技术方案：

本发明一种双沿触发混合结构的DPWM电路的特点包括：格雷码状态转移模块、路径平衡与移相模块、时钟管理模块、高速进位逻辑模块、精细占空比信号译码模块、异步清零输出模块；

所述DPWM电路将外部输入的占空比信号duty_cycle分割为三段信号，包括高h位的占空比一级粗调信号、中间3位的二级粗调信号、低m位的精细占空比信号；

所述时钟管理模块接收外部输入的时钟信号并以45°相位为步长产生4路同频率的移相时钟信号clk_0、clk_45、clk_90、clk_135，并输出至所述路径平衡与移相模块，同时将1路移相时钟信号clk_0输出至所述格雷码状态转移模块；

所述格雷码状态转移模块接收所述一级粗调信号，并在移相时钟信号clk_0上升沿触发下，按照格雷码规律对当前状态进行状态转移，得到下一个状态；以所述高h位的占空比一级粗调信号作为阈值与下一个状态进行比较，若下一个状态低于所述阈值，则所述格雷码状态转移模块继续输出高电平给所述路径平衡与移相模块，否则所述格雷码状态转移模块输出低电平给所述路径平衡与移相模块；

所述路径平衡与移相模块包括：输出拉高触发单元、四相时钟路径平衡与移相单元；

所述四相时钟路径平衡与移相单元接收所述格雷码状态转移模块输出高电平或低电平，并在4路同频率的相移时钟信号clk_0、clk_45、clk_90、clk_135的上升沿和下降沿双沿触发下，得到单个时钟周期内均分的8个两两相差45°相位的信号后传递给八选一多路选择器；

所述输出拉高触发单元接收所述格雷码转移模块输出高电平或低电平，并在1路相移时钟信号clk_0的上升沿和下降沿双沿触发下，得到所述异步清零输出模块输出高电平的触发信号；

所述八选一多路选择器在所述二级粗调信号的作用下从所述8个两两相差45°相位的信号中选择一路信号作为所述精细占空比信号译码模块的触发信号；