[发明专利]半导体器件及其形成方法

说明书

本发明提供一种半导体器件及其形成方法，包括：提供衬底，衬底上形成有若干分立排布鳍部；在衬底上形成横跨所述鳍部的伪栅结构；在伪栅结构上形成至少一个分立排布的硬掩膜层；在硬掩膜层的侧壁上形成牺牲侧墙；在相邻的牺牲侧墙之间形成牺牲层；去除牺牲侧墙以及牺牲侧墙覆盖的伪栅结构，形成开口；在开口内填充满介质层，介质层的顶部与硬掩膜层的顶部齐平；这种形成方法将形成的介质层作为伪栅结构的侧墙，不会在鳍部上形成有介质层，保证了形成的鳍部的表面质量，从而使得形成的半导体器件的性能波动小，良率得到提高，在形成源漏时，能够形成形貌质量好的外延层，保证形成的半导体器件的使用性能的稳定性。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。

为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离结构，所述隔离结构覆盖部分所述鳍部的侧壁，位于衬底上且横跨的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。

然而，随着半导体器件的尺寸缩小，器件密度的提高，所形成的鳍式场效应晶体管的性能不稳定。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，使得形成的半导体器件的性能稳定。

为解决上述问题，本发明提供半导体器件的形成方法，包括步骤：提供衬底，所述衬底上形成有若干分立排布鳍部；在所述衬底上形成横跨所述鳍部的伪栅结构；在所述伪栅结构上形成至少一个分立排布的硬掩膜层；在所述硬掩膜层的侧壁上形成牺牲侧墙；在相邻的所述牺牲侧墙之间形成牺牲层；去除所述牺牲侧墙以及所述牺牲侧墙覆盖的所述伪栅结构，形成开口；在所述开口内填充满介质层，所述介质层的顶部与所述硬掩膜层的顶部齐平。

可选的，所述介质层包括单层结构或叠层结构。

可选的，所述介质层为单层结构时，所述介质层的材料包括氧化硅或氮化硅或氮氧化硅或碳氧化硅或碳氮化硅或碳氮氧化硅中的一种。

可选的，所述介质层为叠层结构时，所述介质层包括第一介质层和第二介质层，所述第二介质层位于所述第一介质层上。

可选的，所述第一介质层的材料与所述第二介质层的材料不同。

可选的，所述第一介质层的材料包括氮氧化硅或者碳氮氧化硅中的一种或者多种。

可选的，所述第二介质层的材料为氮化硅。

可选的，所述硬掩膜层的材料包括氮化硅或氧化硅或碳化硅或碳氧化硅中的一种或者多种。

可选的，所述牺牲侧墙的材料包括氧化硅或氮化硅或碳化硅中的一种或多种。

可选的，在所述开口内填充介质层，所述介质层的顶部与所述硬掩膜层的顶部齐平之后，还包括，去除所述牺牲层以及所述牺牲层覆盖的所述伪栅结构。

利用上述方法形成的一种半导体器件，包括，衬底；若干鳍部，分立位于所述衬底上；伪栅结构，位于所述衬底上横跨所述鳍部；若干硬掩膜层，分立位于所述伪栅结构上；开口，位于相邻的所述硬掩膜层之间以及所述硬掩膜层下的相邻的所述伪栅结构之间；介质层，位于所述开口内，且顶部与所述硬掩膜层的顶部齐平；牺牲层，位于相邻的所述介质层之间，且位于所述伪栅结构上。

与现有技术相比，本发明的技术方案具有以下优点：