[发明专利]数据有效位统一配置的流控式FIFO缓存装置及方法

权利要求书

1.数据有效位统一配置的流控式FIFO缓存装置，其特征在于，包括第一FIFO(1)和第二FIFO(2)，第一FIFO(1)和第二FIFO(2)共同连接至用于选择全双工模式或半双工模式的全双工模式配置寄存器；第一FIFO(1)和第二FIFO(2)的数据位宽与主机接口的数据位宽相等；

第一FIFO(1)上连接有用于产生数据字节有效位的第一流控配置电路及用于接收第一FIFO(1)填充状态信息的第一流控逻辑电路，第一流控配置电路包括第一FIFO对齐模式配置寄存器、第一突发传输大小配置寄存器和第一串行传输字节计数器，第一FIFO对齐模式配置寄存器和第一突发传输大小配置寄存器的输出端均连接至第一流控逻辑电路，第一串行传输字节计数器和第一流控逻辑电路双向交互；

第二FIFO(2)上连接有用于产生数据字节有效位的第二流控配置电路及用于接收第二FIFO(2)填充状态信息的第二流控逻辑电路，第二流控配置电路包括第二FIFO对齐模式配置寄存器、第二突发传输大小配置寄存器和第二串行传输字节计数器，第二FIFO对齐模式配置寄存器和第二突发传输大小配置寄存器的输出端均连接至第二流控逻辑电路，第二串行传输字节计数器和第二流控逻辑电路双向交互；

第一流控逻辑电路和第二流控逻辑电路均连接至用于选择DMA或CPU响应数据传输请求的DMA使能配置寄存器，所述数据传输请求包括突发数据传输请求、最后一次突发数据传输请求、单字数据传输请求和最后一次单字数据传输请求；

其中，FIFO中所有字节数据都设置相应的有效位指示，通过配置FIFO对齐模式来实现；当FIFO配置为按字节对齐时，从主机接口装入或读出的FIFO存储表项中所有字节数据都有效；当FIFO配置为按半字对齐时，从主机接口装入或读出的FIFO存储表项中的各个半字都只有一个字节有效；当FIFO配置为按字对齐时，从主机接口装入或读出的FIFO存储表项中的每个字都只有一个字节有效；

流控逻辑电路根据所要进行串行传输的字节计数、突发传输的大小、FIFO对齐模式、FIFO填充状态来计算当前是进行突发传输、最后一次突发传输、单字传输，还是最后一次单字传输，并发出相应的传输请求。

2.根据权利要求1所述的数据有效位统一配置的流控式FIFO缓存装置，其特征在于，第一FIFO(1)和第二FIFO(2)均通过主机接口连接至DMA或CPU。

3.根据权利要求1所述的数据有效位统一配置的流控式FIFO缓存装置，其特征在于，第一FIFO(1)和第二FIFO(2)均通过串行外设接口连接至外界通信总线。

4.数据有效位统一配置的流控式FIFO缓存方法，采用权利要求1所述的数据有效位统一配置的流控式FIFO缓存装置，其特征在于，包括以下步骤：

步骤一：用户配置全双工模式配置寄存器，当选择全双工模式时，第一FIFO(1)用于数据的发送，第二FIFO(2)同时用于数据的接收；当选择半双工模式时，第一FIFO(1)用于数据的发送或接收，并进行时分复用，第二FIFO(2)不使用；

步骤二：当在全双工模式下，用户配置第一FIFO对齐模式配置寄存器、第一突发传输大小配置寄存器、第一串行传输字节计数器、第二FIFO对齐模式配置寄存器、第二突发传输大小配置寄存器、第二串行传输字节计数器和DMA使能配置寄存器；然后第一流控逻辑电路和第二流控逻辑电路自动产生数据传输请求并发送至DMA或CPU进行处理；

当在半双工模式下，用户配置第一FIFO对齐模式配置寄存器、第一突发传输大小配置寄存器、第一串行传输字节计数器和DMA使能配置寄存器；然后第一流控逻辑电路自动产生数据传输请求并发送至DMA或CPU进行处理。