[发明专利]一种对工艺引起MOS电容栅极漏电不敏感的PLL电路及其实现方法

权利要求书

1.一种对工艺引起MOS电容栅极漏电不敏感的PLL电路及其实现方法，其特征在于：包括鉴频鉴相器（PFD）、电流可编程电荷泵、双通路滤波器LPF、VC初始化模块、检测模块、压控振荡器（VCO）和反馈分频器（DIV）等模块。

2.如权利1所述的PLL电路，其特征在于：

在PLL上电时，VC初始化模块快速对双通路滤波器LPF进行初始化，使得VCO能够快速振到其频率范围的中间频点；

在PLL开始工作时，PFD检测参考时钟REF_CLK和反馈时钟FD_CLK的频率关系产生相应的UP（UP_N）/ DN（DN_N）信号，实现对电流可编程电荷泵的充放电调节，产生两路方向相反、大小相同的两路电流对双通路滤波器LPF进行充放电，快速调节V_C电压；

在PLL锁频过程中，电流可编程电荷泵对双通路滤波器LPF的充放电使得V_P/V_N差分对电压开始进行反向变化，当上述差分对电压超过某一阈值时其对应的MOS电容开始通过其栅电容开始放电，导致对应的LPF输出电压开始降低；此时检测模块对V_P/V_N差分对电压进行共模电平检测，当差分对V_P/V_N的共模电平低于目标电压，则检测模块对电流可编程电荷泵的电流进行增大调节，继而实现差分对的共模电平提高；当差分对V_P/V_N的共模电平高于目标电压，则检测模块对电流可编程电荷泵的电流进行减小调节，实现差分对的共模电平降低；当共模电平与目标电压相等时，检测模块的输出I_OUT不灌电流也不源电流，电荷泵电流不变，最终实现PLL环路锁定；

在PLL锁定后工作过程中，由于MOS电容的栅极漏电导致V_C电压降低，使得VCO频率偏离目标频率，此时检测模块对V_P/V_N差分对电压进行共模电平检测，对电荷泵进行源电流输出，实现对电流可编程电荷泵的电流进行增大调节，实现差分对的共模电平提高；保证输出时钟频率的稳定性。

3.如权利1所述的PLL电路，其特征在于：检测模块主要实现对双通路滤波器LPF的V_P/V_N差分对电压的共模电平进行检测，当共模电平低于目标电压，则检测模块的输出I_OUT对电荷泵进行源电流输出，实现对电流可编程电荷泵的电流进行增大调节，继而实现差分对的共模电平提高；当共模电平高于目标电压，则检测模块的输出I_OUT对电荷泵进行灌电流输入，实现对电流可编程电荷泵的电流进行减小调节，继而实现差分对的共模电平降低；当共模电平与目标电压相等时，检测模块的输出I_OUT不灌电流也不源电流，电荷泵电流不变。

4.如权利1所述的PLL电路，其特征在于：双通路LPF的电路结构对称，其内部节点电压V_P/V_N为差分信号，输入到检测模块的差分输入端；其中只有一路LPF的输出电压作为V_C信号提供给压控振荡器实现振荡频率的调节。

5.如权利1所述的PLL电路，其特征在于：双通路LPF的滤波电容可以采用NMOS管实现，此时检测模块一般检测到共模电平降低；同时也可以采用PMOS管实现，此时检测模块检测到共模电平提高。