[发明专利]使用单个操作伪栅极去除的晶体管栅极结构化的方法

说明书

使用单个操作伪栅极去除的晶体管栅极结构化的方法。公开了一种晶体管栅极。该晶体管栅极包括在衬底上方的第一部分和在第一部分上方的第二部分，第一部分具有第一宽度，第二部分相对于第一部分居中并且具有大于第一宽度的第二宽度。第一部分和第二部分形成单个单片T栅极结构。

技术领域

本公开的实施例涉及晶体管栅极结构化，并且特别地涉及使用单个操作伪栅极（dummy gate）去除的晶体管栅极结构化。

背景技术

氮化镓（GaN）晶体管是用于在诸如5G设备之类的未来的RF产品中使用的候选。晶体管的重要特征是栅极长度和栅极结构。栅极长度影响开关速度，并且栅极结构（T栅极、场板）影响栅极电阻和器件击穿。T栅极晶体管是RF应用中使用的晶体管的类型。T栅极可包括形成为接触晶体管沟道或紧邻晶体管沟道的窄栅极部分和形成在窄栅极部分上方的较宽栅极部分。窄栅极部分被设计为增加晶体管的速度并且较宽的栅极部分被设计为降低栅极的电阻。

在一些方法中，可以仅通过光刻来管理诸如栅极长度之类的栅极特征。然而，T栅极和场板特征需要附加的光刻和处理/金属化操作。通常，T栅极制造涉及被现有技术CMOS制造标准认为是脏的（dirty）的剥离（lift-off）技术。最近的方法使用两个周期替换金属栅极（RMG）过程形成T栅极。这种方法的缺点在于，由于T栅极在两个周期中被金属化，所以可能需要与两个周期相关联的栅极部分之间的粘合界面来完成栅极的形成。而两个栅极部分之间的粘合界面可以增加栅极电阻。这种方法的附加缺点包括成本（附加层增加成本）和可制造性（因为栅极长度被过度缩放）。

附图说明

图1示出了包括使用先前方法形成具有T栅极结构的栅极形成的栅极的晶体管。

图2是具有根据实施例形成的有T栅极结构的栅极的晶体管的图示。

图3是具有根据实施例形成的有T栅极结构的栅极的晶体管的图示。

图4A-4F是根据实施例的在制造具有有T栅极结构的栅极的晶体管的过程期间的半导体结构的横截面的图示。

图5A-5F是根据实施例的在制造具有有T栅极结构的栅极的晶体管的过程期间的半导体结构的横截面的图示。

图6图示了根据实施例的计算设备。

图7图示了包括一个或多个实施例的插入体（interposer）。

具体实施方式

描述了使用单个操作伪栅极去除的射频（RF）晶体管栅极结构化方法。在以下描述中，记载了众多具体细节，诸如具体的整合和材料体系（regime），以便提供对本公开的实施例的透彻理解。本领域技术人员将清楚的是，可以在没有这些具体细节的情况下实践本公开的实施例。在其他实例中，为了不会不必要地使本公开的实施例模糊，没有详细描述公知特征，诸如集成电路设计布局。此外，应当理解，在图中示出的各种实施例是说明性表示并且不一定按照比例绘制。

某些术语也可以仅为了参考的目的而在下面的描述中使用，并且因此并不旨在具有限制性。例如，诸如“上”、“下”、“上方”和“下方”之类的术语是指所参考的附图中的方向。诸如“前”，“后”，“后面”和“侧面”之类的术语在一致但任意的参考框架内描述了部件的部分取向和/或位置，这可以通过参考文本和描述正在讨论的部件的相关附图而得以明确。此类术语包括上文具体提到的词语、其派生词和类似引入的词语。