[发明专利]用于间隙等效系统及方法的DRAM感测放大器有源匹配填充特征

权利要求书

1.一种存储器装置，其包括：

存储器阵列，其包括多个存储单元；

一或多个感测放大器，其耦合到所述存储器阵列且各自包括一对匹配晶体管；及

有源匹配填充特征，其靠近所述对匹配晶体管中的至少一个晶体管。

2.根据权利要求1所述的存储器装置，其中所述对匹配晶体管中的第一晶体管的第一有源材料包括到所述存储器装置的组件的第二有源材料的第一距离。

3.根据权利要求2所述的存储器装置，其中所述对匹配晶体管中的第二晶体管的第三有源材料包括到所述有源匹配填充特征的第四有源材料的第二距离，其中所述第二距离大致等于所述第一距离。

4.根据权利要求1所述的存储器装置，其中所述有源匹配填充特征缩短所述对匹配晶体管中的所述至少一个晶体管的第一有源材料与所述存储器装置的组件的第二有源材料之间的间隙。

5.根据权利要求1所述的存储器装置，其中所述有源匹配填充特征是n型有源材料。

6.根据权利要求1所述的存储器装置，其中所述有源匹配填充特征被引入所述存储器装置的读取/写入区段。

7.根据权利要求1所述的存储器装置，其中所述一或多个感测放大器包括电压转移特性VTC感测放大器。

8.根据权利要求1所述的存储器装置，其中所述存储器装置包括双倍数据速率类型五同步动态随机存取存储器DDR5 SDRAM。

9.根据权利要求1所述的存储器装置，其中所述有源匹配填充特征经由浅沟槽隔离STI与所述对匹配晶体管中的所述至少一个晶体管分离。

10.根据权利要求1所述的存储器装置，其中所述一或多个感测放大器的感测放大器经配置以至少部分基于所述多个存储器单元中的存储器单元的电压及阈值电压而输出逻辑状态值。

11.根据权利要求10所述的存储器装置，其中所述有源匹配填充特征经配置以减小所述对匹配晶体管中的第一晶体管的阈值电压及所述对匹配晶体管中的第二晶体管的阈值电压的变化。

12.一种系统，其包括：

控制器；及

存储器装置，其通信耦合到所述控制器，其中所述存储器装置包括：

多个存储单元；

感测放大器，其包括：

第一晶体管，其包括有源材料的第一有源区域；及

第二晶体管，其包括所述有源材料的第二有源区域，

其中所述感测放大器经配置以至少部分基于所述多个存储器单元中的一者的电压来读取及输出逻辑电平；及

有源匹配填充特征，其经配置以平衡所述第一有源区域、所述第二有源区域及周围有源区域的有源区域之间的距离。

13.根据权利要求12所述的系统，其中所述有源材料是p型材料，并且所述有源匹配填充特征包括n型材料。

14.根据权利要求12所述的系统，其中所述有源匹配填充特征包括在所述存储器装置的衬底上的掺杂半导体。

15.根据权利要求12所述的系统，其中所述控制器经配置以选择所述感测放大器经配置以读取的所述多个存储器单元中的哪一者。

16.根据权利要求12所述的系统，其中所述有源匹配填充特征包括所述存储器装置的开路中的电容器或晶体管。