[发明专利]一种多存储体集成电路自测试的调试诊断方法

权利要求书

1.一种多存储体集成电路自测试的调试诊断方法，其特征在于包括以下步骤：

第一步，对含有n个存储体的集成电路的多存储体自测试系统进行改进，方法是：

在含有n个存储体的集成电路的多存储体自测试系统中增加多存储体调试诊断控制器，去掉与门；多存储体调试诊断控制器外接测试机台，并与n个自测试控制器、n个选择器组相连；多存储体调试诊断控制器接收测试机台的自测试复位信号selftest_rst、自测试时钟信号selftest_clk、自测试配置输入信号shift_in和调试诊断结果输出的使能信号shift_out_en，为自测试控制器_1，…，自测试控制器_i，…，自测试控制器_n分别产生测试使能信号selftest_en_1，…，selftest_en_i，…，selftest_en_n，1＝i＝n；多存储体调试诊断控制器接收来自自测试控制器_1，…，自测试控制器_i，…，自测试控制器_n的pass_1，…，pass_i，…，pass_n信号，产生pass_all信号至测试机台；并将pass_1，…，pass_i，…，pass_n信号顺序移出，形成串行输出调试诊断信号shift_out_pass并发送至测试机台；

多存储体调试诊断控制器由一个节拍控制器，一个串行移位器、一个pass诊断器、一个反向器和n个与门组成，n个与门用与门_1，…，与门_i，…，与门_n表示；

节拍控制器与串行移位器相连，节拍控制器接收测试机台的selftest_rst、selftest_clk和shift_out_en信号，产生移位使能信号SE和移位时钟信号CK，发送给串行移位器；

串行移位器与节拍控制器相连，由n个移位器串联组成，形成链状，其连接方式是：移位器_j的SI端口连接到其左侧移位器_j+1的Q_j+1信号，1jn 移位器_j的SE端口接收节拍控制器输出的SE信号，移位器_j的CK端口接收节拍控制器输出的CK信号，移位器_j的reset端口接收测试机台的selftest_rst信号；移位器_j产生的Q_j信号发送到其右侧移位器_j-1的SI端口；移位器_n，…，移位器_j+1，移位器_j，…，移位器_1的D端口分别与自测试控制器_n，…，自测试控制器_j+1，…，自测试控制器_j，…，自测试控制器1的pass_n，…，pass_j+1，…，pass_j，…，pass_1信号相连；移位器_1输出Q_1作为shift_out_pass信号输出给测试机台，移位器_n的SI端口接收来自测试机台的shift_in信号；

与门_n，…，与门_i，…，与门_1与串行移位器、反向器、pass诊断器相连，其中，与门_i与串行移位器中第i个移位器、反向器、pass诊断器相连；与门_i接收来自串行移位器中移位器_i的Q_i信号，接收来自反向器的SE的反向信号，产生memory_i的测试使能信号selftest_en_i；

pass诊断器与与门_1，…，与门_i，…，与门_n相连，接收与门_1，…，与门_i，…，与门_n的输出信号selftest_en_1，…，selftest_en_i，…，selftest_en_n，接收来自memory_1，…，memory_i，…，memory_n的pass_1，…，pass_i，…，pass_n，将selftest_en_1与pass_1执行逻辑“同或”操作，…，将selftest_en_i与pass_i执行逻辑“同或”操作，…，将selftest_en_n与pass_n执行逻辑“同或”操作，并将n个“同或”的结果执行逻辑“与”操作，生成pass_all信号；

第二步，根据多存储体集成电路中存储体的分布情况将多存储体的自测试分成m组；

第三步，采用改进的多存储体集成自测试系统对多存储体集成电路自测试进行调试诊断，方法是：

3.1初始化分组计数器变量k为1，初始化失效存储体集合F为空集，F用于存放失效存储体的序号，初始化失败存储体的数目s为0；

3.2测试机台接收测试员的指令，为第k分组设置n个节拍的shift_in信号即shift_in_k信号，将shift_in_k信号发送至多存储体调试诊断控制器；如果在第k分组中第i个存储器需要进行测试，测试机台将shift_in_k的第i个节拍设置为有效；

3.3节拍控制器从测试机台接收自测试复位信号selftest_rst，对从测试机台接收的自测试时钟信号selftest_clk进行计数，产生连续的n个移位时钟信号CK，同时产生移位使能信号SE，发送至串行移位器；

3.4串行移位器从测试机台接收自测试复位信号selftest_rst、从节拍控制器接收CK信号和SE信号，进入移位模式，将自测试配置输入信号shift_in_k按照CK信号节拍，依次从移位器_n的SI端推进到移位器_n的Q_n～移位器_1的Q_1端；shift_in_k的第1个时钟节拍包含memory_1是否需要自测试的配置信息，……，shift_in_k的第j个时钟节拍包含memory_j是否需要自测试的配置信息，……，shift_in_k的第n个时钟节拍包含memory_n是否需要自测试的配置信息，1jn；对于每个CK时钟的有效沿，移位器_1～移位器_n同时开启SI—Q端的通路；在第1个CK时钟有效时，移位器_n将memory_1是否需要自测试的配置信息从移位器_n的SI端移至Q_n端；第2个CK时钟有效时，移位器_n将memory_2是否需要自测试的配置信息从移位器_n的SI端移至Q_n端，同时移位器_n-1将memory_1是否需要自测试的配置信息从Q_n端移至移位器_n-1的Q_n-1端，……；第n个CK时钟有效时，移位器_n将memory_n是否需要自测试的配置信息从移位器_n的SI端移至Q_n端，……，同时移位器_j将memory_j是否需要自测试的配置信息从移位器_j的SI端移至Q_j端，……，同时移位器_1将memory_1是否需要自测试的配置信息从移位器_1的SI端移至Q_1端；即n个时钟节拍后，串行移位器将memory_1至memory_n中属于第k分组的存储体是否需要自测试的配置信息依次定位到移位器_1的Q_1至移位器_n的Q_n，shift_in_k串行移入过程结束；

3.5shift_in_k串行移入过程结束后，节拍控制器控制CK无效，控制SE为无效，反向器将SE信号反向，即反向器输出为有效，与门_i接收到来自移位器_i的Q_i信号和SE反向信号，执行逻辑“与”操作，形成selftest_en_i信号，发送至自测试控制器_i、选择器组_i、pass诊断器；

3.6自测试控制器_i接收selftest_en_i，若selftest_en_i有效，状态机FSM_i产生有效的控制信号i、地址信号i和数据信号i，地址信号i的初始值为memory_i的首地址；若selftest_en_i无效，状态机FSM_i输出的控制信号i、地址信号i和数据信号i均无效；

3.7选择器组_i接收selftest_en_i信号，执行对两个输入端口信号的选择， 若selftest_en_i有效，选择器组_i选择来自自测试控制器_i的控制信号i、地址信号i和数据信号i，并将控制信号i、地址信号i和数据信号i作为控制选择i信号、地址选择i信号和数据选择i信号发送给memory_i；若selftest_en_i无效，选择器组_i选择来自其它部件的第二控制信号i、第二地址信号i和第二数据信号i，并将来自其它部件的第二控制信号i、第二地址信号i和第二数据信号i作为控制选择i信号、地址选择i信号和数据选择i信号发送给memory_i；

3.8memory_i接收来自选择器组_i的控制选择i信号、地址选择i信号和数据选择i信号，当控制选择i信号为写有效时，将数据选择i信号写入地址选择i信号指定的存储体地址中；当控制选择i信号为读有效时，将地址选择i指定地址中的存储体储存数据作为数据输出信号data_out_i输出给自测试控制器i；

3.9自测试控制器_i中的数据比较器_i接收来自存储体memory_i的data_out_i信号和来自状态机FSM_i的参考数据i，将data_out_i与参考数据i进行比较，如果data_out_i与参考数据i不同，则表示存储体memory_i的当前地址即地址选择i信号指定地址测试失败，置pass_i为低电平，转3.10；如果data_out_i与参考数据i相同，则表示存储体memory_i的当前地址成功通过自测试，状态机FSM_i进一步判断当前地址是否小于存储体memory_i的最后一个地址，如果小于memory_i的最后一个地址，则将地址信号i指定地址加1，转3.6；如果等于存储体memory_i的最后一个地址，置pass_i为高电平，表示存储体memory_i的所有地址成功通过自测试，转3.10；

3.10pass诊断器从自测试控制器_1，…，自测试控制器_i，…，自测试控制器_n分别接收pass_1，…，pass_i，…，pass_n，与从与门_1，…，与门_i，…，与门_n接收的selftest_en_1，…，selftest_en_i，…，selftest_en_n信号，执行如下的逻辑操作：第k分组的pass_all信号即pass_all_k＝(selftest_en_1⊙pass_1)(selftest_en_2⊙pass_2)……(selftest_en_n⊙pass_n)；符号“⊙”表示逻辑操作“同或”，符号“”表示逻辑操作“与”；当改进的多存储体集成自测试系统按照第k分组shift_in_k的自测试配置，完成第k分组shift_in_k指定存储体的自测试，并且指定存储体均测试成功后，pass诊断器输出的pass_all_k有效；否则，pass诊断器输出的pass_all_k无效；

3.11测试机台控制诊断调试输出使能信号shift_out_en为有效；节拍控制器接收到shift_out_en后，恢复时钟CK的输出并计数；在第1个CK计数周期，控制SE继续保持一个节拍的无效电平，串行移位器处于捕获模式，移位器_i 将来自自测试控制器i的pass_i信号由移位器_i的D端捕获至Q_i端，即pass_i被捕获至移位器_i的Q_i端；此时，memory_1的自测试结果pass_1已经被捕获到移位器_1的Q端，即出现在shift_out_pass端口；在第1个计数周期结束后，节拍控制器控制SE信号变为有效电平并维持n-1节拍，串行移位器变为移位模式，将memory_2～memory_n的自测试结果向右顺序移出；第2个CK后，移位器_1通过它的SI—Q通路将memory_2的自测试结果pass_2移至shift_out_pass，同时左侧的移位器_2～移位器_n都将各自的SI端的数据锁存到Q端，效果是将包含pass_3～pass_n信息的移位器_2～移位器_n的SI数据向右侧移动一个移位器的位置；第3个CK有效后，移位器_1通过它的SI—Q通路将memory_3的自测试结果pass_3移至shift_out_pass，同时左侧的移位器_2～移位器_n都将各自的SI端的数据锁存到Q端，效果是包含pass_4～pass_n信息的各个移位器的SI数据向右侧移动一个移位器的位置，……，第n个CK后，移位器_1通过它的SI—Q通路将memory_n的自测试结果pass_n移至shift_out_pass；即经过n个周期后，串行移位器通过shift_out_pass串行移出第k分组存储体的自测试调试诊断结果shift_out_pass_k，第k分组的多存储体自测试的调试诊断结束；

3.12测试机台判断第k分组的pass_all_k信号是否有效，若pass_all_k信号有效，则第k分组需要测试的存储体均自测试成功，转3.14；若pass_all_k信号无效，则表明第k分组内有自测试失败的存储体，转3.13；

3.13测试机台结合shift_in_k和shift_out_pass_k定位第k分组失效的存储体的位置，方法是：

3.13.1令i＝1；令第k组失效存储体集合F_k为空集，F_k用于存放第k组失效存储体的序号；令失败存储体的数量s_k为0；

3.13.2测试机台判断shift_out_pass_k的第i个节拍的电平，若shift_out_pass_k的第i个节拍的电平为低，且shift_in_k的第i个节拍的电平为高，则测试机台诊断出第k分组中的memory_i测试失败，即第i个存储体失效，将i添加到失效存储体集合F_k中，令s_k＝s_k+1；转3.13.3；若shift_out_pass_k的第i个节拍的电平为低，且shift_in_k的第i个节拍的电平为低，则测试机台判断第k分组中的memory_i不需要自测试，不判定为第i个存储体失效，直接转3.13.3；

3.13.3判定i是否小于第k组的存储体数量p，若小于p，令i＝i+1，转3.13.2；若i等于p，则已诊断出第k分组所有失败存储体的位置，即得到了F_k，且得到了第k分组失败存储体的数量s_k；

3.14测试机台判断k是否小于m，若小于m，令k＝k+1，令F＝F∪F_k，s＝s+s_k，转3.2；若k等于m，则表明所有测试分组结束，输出F和s，若F为空集，则表明所有存储体成功通过自测试，若F不为空，F中的序号即为未通过自测试的存储体序号，且s是未通过自测试的存储体的数量，多存储体的自测试结束。