[发明专利]一种高电容密度的MIS芯片电容

说明书

本发明提出的是一种高电容密度的MIS芯片电容，包括重掺杂衬底，在重掺杂衬底下方设有背面多层金属，在重掺杂衬底上表面部分区域设有深沟槽阵列，深沟槽阵列上表面和重掺杂衬底上表面部分区域设有绝缘层，绝缘层上表面部分区域设有填充层，绝缘层上方部分区域和填充层上方边缘区域设有钝化层，填充层上方部分区域和钝化层上方部分区域设有缓冲层，缓冲层上方设有正面多层金属。本发明采用深沟槽阵列的结构极大提升电容的有效电极面积，同时保留MIS电容低温度系数的优势，可通过改变深孔槽排布密度准确设计电容密度，其制备工艺简单，与普通半导体薄膜工艺兼容，成本低廉，稳定性和重复性较好，适合批量化生产。

技术领域

本发明涉及的是一种高电容密度的MIS薄膜电容器深沟槽结构，属于半导体元器件技术领域。

背景技术

MIS结构（即金属-绝缘层-半导体结构）作为一种研究半导体表面效应的重要电容器结构，经过多年深度研究，已被广泛应用于微波耦合、隔直、滤波等多个技术领域。近年来，随着电容器的高温性能受到的关注越来越多，对低温度系数电容器的市场需求急剧增加，尤其集中于自动汽车、制导、航空航天等领域。常规的陶瓷电容器温度系数较差，例如X7R电容的电容值温度系数(-55℃～125℃)仅达到15%，而采用SiO₂、Si₃N₄作为绝缘层的硅基MIS电容的温度系数则非常优秀，在全温区（-55℃～150℃）内其温度系数低于1%，具有极强的温度稳定性，十分适合在宽温度范围下工作。然而，传统的平面结构硅基MIS电容由于介质层的介电常数过低，导致其电容密度相比陶瓷电容低很多，虽然可以通过降低介质层厚度一定程度上增大电容密度，但其耐压也会随之降低，上述技术问题极大地阻碍了硅基MIS电容的进一步市场推广及应用。

发明内容

本发明的目的在于解决现有MIS电容存在的上述问题，提供一种操作工艺简单、实现难度低的高电容密度的MIS芯片电容结构，从而解决常规MIS电容电容密度低、同耐压电容密度不可变的问题。

本发明的技术解决方案：一种高电容密度的MIS芯片电容，包括重掺杂衬底、背面多层金属、深沟槽阵列、绝缘层、填充层、钝化层、缓冲层、正面多层金属；其中背面多层金属覆盖于重掺杂衬底的下表面，深沟槽阵列设于重掺杂衬底的上表面；绝缘层整体覆盖于重掺杂衬底与深沟槽阵列上表面；填充层设于绝缘层的上表面，其上表面为扁平状，其下表面设有若干凸起，与深沟槽阵列的各个孔槽位置一一对应，并充分填满各个孔槽；钝化层设于绝缘层的上表面，并覆盖填充层与绝缘层的相接处设置，钝化层的中央留有部分裸露的填充层；缓冲层设于被钝化层环绕的部分裸露的填充层的上表面，并覆盖钝化层与填充层的相接处；正面多层金属设于缓冲层的上表面。

所述的重掺杂衬底为N型或者P型，通过高掺杂磷、砷或者硼元素来实现，掺杂浓度为10¹⁸~10²⁰。

所述的深沟槽阵列为多孔槽阵列，每个孔槽为圆形开口，每相邻的三个孔槽的圆心构成正三角型排布。

所述的绝缘层为氧化硅/氮化硅复合介质层，氧化硅采用高温热氧化、低压力化学气相沉积法、等离子体增强化学气相沉积法或者原子层沉积法形成，氮化硅采用低压力化学气相沉积法、等离子体增强化学气相沉积法或者原子层沉积法形成。

所述的填充层通过原位生长掺杂多晶硅形成，或者采用先生长多晶硅再进行磷掺杂完成。

所述的钝化层通过低压力化学气相沉积法、或者等离子体增强化学气相沉积法生长氧化硅得到；或通过低压力化学气相沉积法、或者等离子体增强化学气相沉积法生长氧化硅/氮化硅复合介质层得到。

所述的缓冲层通过溅射Al-Si合金得到。

本发明的优点：

（1）通过在硅衬底上进行深沟槽阵列的刻蚀，极大地增加了电容的有效电极面积，在相同耐压下其电容密度相比传统平面硅基MIS芯片电容可提升至50倍以上；