[发明专利]电子元件在审
| 申请号： | 201910423199.1 | 申请日： | 2019-05-20 |
| 公开（公告）号： | CN110556238A | 公开（公告）日： | 2019-12-10 |
| 发明（设计）人： | 小川纮生;吉野智彦 | 申请（专利权）人： | 株式会社田村制作所 |
| 主分类号： | H01F27/28 | 分类号： | H01F27/28;H01F27/30;H01F27/32;H02M3/24 |
| 代理公司： | 11240 北京康信知识产权代理有限责任公司 | 代理人： | 田喜庆 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 电路基板模块 次级侧绕组 初级侧电路 次级侧电路 磁体芯 第三层 绝缘层 布线图案 耐压性能 磁耦合 第一层 | ||
1.一种电子元件，包括电路基板和磁体芯，所述电路基板为利用多个成层的布线图案形成有初级侧和次级侧的各电路的多层结构，所述磁体芯安装于所述电路基板并进行所述初级侧的电路与所述次级侧的电路之间的磁耦合，所述电子元件其特征在于，
所述电路基板包括：
初级侧和次级侧的各绕组，通过在内部的层中呈涡状地形成于所述磁体芯的周围的所述布线图案构成所述各电路的一部分；以及
绝缘层，插入配置于所述初级侧的绕组的层与所述次级侧的绕组的层之间，并在与所述各绕组在层方向上重叠的区域内不具有所述布线图案。
2.根据权利要求1所述的电子元件，其特征在于，
所述初级侧和所述次级侧的各绕组只在所述电路基板的外表面以外的内层作为所述布线图案而形成。
3.一种电子元件，包括电路基板和磁体芯，所述电路基板为利用多个成层的布线图案形成有初级侧和次级侧的各电路的多层结构，所述磁体芯安装于所述电路基板并进行所述初级侧的电路与所述次级侧的电路之间的磁耦合，所述电子元件其特征在于，
所述电路基板包括通过在内部的层中呈涡状地形成于所述磁体芯的周围的所述布线图案构成所述各电路的一部分的初级侧和次级侧的各绕组，而且，
所述电路基板形成有将所述初级侧的绕组的两端均在与所述次级侧的绕组在层方向上重叠的区域外与其它层的所述布线图案连接的通路孔，并形成有将所述次级侧的绕组的两端均在与所述初级侧的绕组在层方向上重叠的区域外与其它层的所述布线图案连接的通路孔。
4.根据权利要求3所述的电子元件，其特征在于，
所述初级侧和所述次级侧的各绕组只在所述电路基板的外表面以外的内层作为所述布线图案而形成。
5.一种电子元件，包括电路基板和磁体芯，所述电路基板为利用多个成层的布线图案形成有初级侧和次级侧的各电路的多层结构，所述磁体芯安装于所述电路基板并进行所述初级侧的电路与所述次级侧的电路之间的磁耦合，所述电子元件其特征在于，
所述电路基板由多个层构成，并包括：
初级侧和次级侧的各绕组，通过在内部的层中呈涡状地形成于所述磁体芯的周围的所述布线图案构成所述各电路的一部分；以及
绝缘层，在所述电路基板内插入配置于所述初级侧的绕组的层与所述次级侧的绕组的层之间，并在与所述各绕组在层方向上重叠的区域内不具有所述布线图案，
而且，所述电路基板形成有将所述初级侧的绕组的两端均在与所述次级侧的绕组在层方向上重叠的区域外与其它层的所述布线图案连接的通路孔，并形成有将所述次级侧的绕组的两端均在与所述初级侧的绕组在层方向上重叠的区域外与其它层的所述布线图案连接的通路孔。
6.根据权利要求5所述的电子元件，其特征在于，
所述初级侧和所述次级侧的各绕组只在所述电路基板的外表面以外的内层作为所述布线图案而形成。
7.根据权利要求1至6中任一项所述的电子元件，其特征在于，
所述初级侧和所述次级侧的各绕组在所述电路基板内的层方向上彼此的绕组区域相互重叠，并且一方的两端位置形成于与另一方的绕组区域在层方向上相互不重叠的位置。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社田村制作所，未经株式会社田村制作所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910423199.1/1.html，转载请声明来源钻瓜专利网。
