[发明专利]一种并行写入多通道FIFO的方法及装置有效
申请号: | 201910425241.3 | 申请日: | 2019-05-21 |
公开(公告)号: | CN110134366B | 公开(公告)日: | 2022-10-11 |
发明(设计)人: | 张多利;王泽中;牛云鹏;郑强强;宋宇鲲;杜高明 | 申请(专利权)人: | 合肥工业大学 |
主分类号: | G06F5/06 | 分类号: | G06F5/06;G06F12/02 |
代理公司: | 北京律谱知识产权代理有限公司 11457 | 代理人: | 黄云铎 |
地址: | 230000 安*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 并行 写入 通道 fifo 方法 装置 | ||
1.一种并行写入多通道FIFO的方法,所述方法用于将从多个通道同时接收的数据存储在数据存储模块中,所述方法包括:
S1,从多个通道同时接收多路数据;
S2,对每个通道输入的数据分别进行拼接,并且当所拼接数据达到预定数量后,对拼接后获得的数据分别按通道进行寄存;
S3,根据多个通道的通道数目,对所述数据存储模块进行划分,分成多个独立区域,每个独立区域对应一个通道,将对于每个通道所拼接并寄存的数据分别写入该通道所对应的独立区域,并对该通道的写入状态进行状态标示,
在步骤S2中,对于每一个通道,在进行数据拼接过程中,首先确定单次拼接中所要拼接的数据数量,使其大于或等于所述通道的数量,当最后一个待拼接的数据输入时,将该数据和已拼接数据拼接后寄存,数据寄存模块用于寄存拼接形成的数据,每个通道设有一个对应的数据寄存器,数据寄存模块中每个通道的寄存器都设有标志位,有数据存入该数据寄存器中时,该标志位为1,没有数据存入或者数据已经写入数据存储模块时,该标志位为0,在步骤S2中,对于每一个通道,在进行数据拼接过程中,各通道每个周期接收一个数据,并将所述数据与已接收的数据进行拼接。
2.根据权利要求1所述的并行写入多通道FIFO的方法,其特征在于,所述方法还包括:S4,根据外部提供的读取请求,确定需要读取的通道,从所述数据存储模块的独立区域中读取外部请求通道的数据,并对该通道的读取状态进行状态标示。
3.根据权利要求1所述的并行写入多通道FIFO的方法,其特征在于,在步骤S3中,对于每一个通道,在进行数据写入所述数据存储模块过程中,对完成拼接并寄存数据的通道标示为1,尚未完成拼接并寄存或寄存的数据已经写入所述数据存储模块的通道标示为0。
4.根据权利要求3所述的并行写入多通道FIFO的方法,其特征在于,在步骤S3中,对于每一个通道,在将数据写入所述数据存储模块过程中,采用轮询策略每个周期将一个通道寄存的数据写入所述数据存储模块对应的独立区域,在轮询中只查询标示为1的通道,跳过标示为0的通道。
5.根据权利要求2所述的并行写入多通道FIFO的方法,其特征在于,在步骤S4中,根据外部提供的读取请求采用轮询策略,每个周期从所述数据存储模块中读取一个通道的数据并输出,轮询中根据外部请求来读取相应通道对应的独立区域。
6.一种并行写入多通道FIFO的装置,所述装置包括:数据转换模块、数据寄存模块、写控制模块、数据存储模块、读控制模块和状态指示模块,所述装置用于执行权利要求1中所述的方法;
其中,所述数据转换模块用于对各通道写入的小位宽数据进行缓存并拼接;
所述数据寄存模块用于寄存数据转换模块拼接形成的数据;
所述写控制模块将数据寄存模块中的数据写入所述数据存储模块;
所述数据存储模块用于存储数据;
所述读控制模块根据外部提供的读请求将数据读取并输出;
所述状态指示模块接受各通道的写入状态和读出状态并进行计数,并根据计数来确定个通道存储空间的空满情况,为外部逻辑提供空、满、可编程空、可编程满状态。
7.根据权利要求6所述的并行写入多通道FIFO的装置,其特征在于,所述状态指示模块能够自行定义各通道FIFO内部有多少数据时,发出可编程空或可编程满信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于合肥工业大学,未经合肥工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910425241.3/1.html,转载请声明来源钻瓜专利网。