[发明专利]一种融合闪存的CPU虚拟DRAM控制器

说明书

本发明涉及一种融合闪存的CPU虚拟DRAM控制器，解决的是增加容量的技术问题，通过采用所述融合闪存的CPU虚拟DRAM控制器的DRAM空间由闪存空间替换，设置一个数据交换开关连接闪存空间与DRAM控制器的技术方案，较好的解决了该问题，可用于DRAM控制器中。

技术领域

本发明涉及DRAM控制器领域，具体涉及一种融合闪存的CPU虚拟DRAM控制器。

背景技术

DRAM芯片即动态随机存取存储器，DRAM 只能将数据保持很短的时间，所以需要定时刷新，同时断电后数据也将消失。DRAM 分为很多种，常见的主要有FPRAM/FastPage、EDORAM、SDRAM、DDR RAM、RDRAM、SGRAM 以及 WRAM 等。

数据库等应用要求数据加载到内存中运行，对系统内存容量的需求很大。现有CPU的容量取决于实际连接的DRAM大小，实现大内存容量需很高成本。现有的DRAM控制器存在容量小的问题。

本发明的一种融合闪存的CPU虚拟DRAM控制器能够解决上述问题。

发明内容

本发明所要解决的技术问题是现有技术中存在的容量小的技术问题。提供一种新的融合闪存的CPU虚拟DRAM控制器，该融合闪存的CPU虚拟DRAM控制器具有容量大的特点。

为解决上述技术问题，采用的技术方案如下：

一种融合闪存的CPU虚拟DRAM控制器，所述融合闪存的CPU虚拟DRAM控制器的DRAM空间由闪存空间替换，设置一个数据交换开关连接闪存空间与DRAM控制器。

本发明的工作原理：本发明在CPU的DRAM控制器上用闪存空间代替DRAM空间，可以百倍提高CPU的有效地址空间。

上述方案中，为优化，进一步地，所述闪存空间替换DRAM空间采用以配置缓存控制方法进行缓存控制，实现DRAM与闪存空间相匹配；所述数据交换开关还连接有虚拟控制单元，虚拟控制单元连接缓存控制器。

进一步地，所述虚拟控制单元连接有非易失启停交换控制单元，完成所述CPU虚拟DRAM控制器的非易失DRAM控制管理。

进一步地，所述缓存控制流程为：

步骤1，判定CPU地址是否在缓存，若是，则访问DRAM控制器，并定义CPU_RDY=1；若否，DRAM与虚拟DRAM更新数据，并定义CPU_RDY返还CPU。

进一步地，所述配置缓存方法采用适度干预缓存调度的机制，X位用来常驻，禁止替换；未干预缓存调度时，采用内含调度方法。

进一步地，将CPU的DRAM控制器地址空间D扩展为闪存地址空间F；所述地址空间D有M个地址线，闪存地址空间有N个地址线；其中F大于D；虚拟DRAM扩展倍数K=F/D。

进一步地，所述CPU为64位。

将64位CPU的DRAM控制器地址空间D（M个地址线），扩展为闪存（FLASH）地址空间F（N个地址线），这里F远大于D；设D=8GB，F=1TB，则M=33bit, N=40bit。这里虚拟DRAM扩展倍数K=F/D =128。DRAM空间实际是VIRTUAL-DRAM (FLASH)空间的CACHE。易失的DRAM在加电的初始化过程中可以有如下选项：从非易失的FLASH空间恢复到前次关机的状态；从外部存储设备写入DRAM。

本发明的有益效果：闪存的容量可以达到DRAM的百倍以上。本发明提出在CPU的DRAM控制器上用闪存空间代替DRAM空间，可以百倍提高CPU的有效地址空间，并实现非易失内存。

附图说明

下面结合附图和实施例对本发明进一步说明。

图1，CPU-DRAM控制器示意图。