[发明专利]集成电路器件及其制造方法

说明书

本发明公开了一种集成电路器件以及制造集成电路器件的方法，其中该集成电路器件包括：鳍型有源区，在衬底上沿着平行于衬底的顶表面的第一方向延伸；栅极结构，在鳍型有源区上延伸，并且沿着平行于衬底的顶表面且不同于第一方向的第二方向延伸；以及源极/漏极区，在从栅极结构的一侧延伸到鳍型有源区中的凹入区域中，源极/漏极区包括：在凹入区域的内壁上的上半导体层，具有第一杂质浓度，并且包括间隙；以及间隙填充半导体层，其填充间隙并且具有大于第一杂质浓度的第二杂质浓度。

技术领域

本发明构思涉及一种集成电路器件及其制造方法，更具体地，涉及包括鳍型有源区的集成电路器件及其制造方法。

背景技术

随着电子产品的减小和/或小型化，对于更高集成的集成电路器件的需求不断增长。由于集成电路器件的按比例缩小，晶体管的短沟道效应发生，由此使集成电路器件的可靠性退化。为了减少短沟道效应，已提出包括鳍型有源区的集成电路器件。然而，随着设计规则减小，鳍型有源区、栅极线和源极/漏极区的尺寸也减小。

发明内容

本发明构思提供一种集成电路器件，其具有减小的尺寸和/或改善的电特性。

本发明构思提供一种制造集成电路器件的方法，其具有减小的尺寸和/或改善的电特性。

根据本发明构思的一方面，提供一种集成电路器件，该集成电路器件包括：鳍型有源区，在衬底上沿着平行于衬底的顶表面的第一方向延伸；栅极结构，在鳍型有源区上延伸并且沿着平行于衬底的顶表面且不同于第一方向的第二方向延伸；以及源极/漏极区，在从栅极结构的一侧延伸到鳍型有源区中的凹入区域中，源极/漏极区包括：上半导体层，在凹入区域的内壁上，具有第一杂质浓度，上半导体层包括间隙；以及间隙填充半导体层，在间隙中，具有大于第一杂质浓度的第二杂质浓度。

根据本发明构思的另一方面，提供一种集成电路器件，该集成电路器件包括：鳍型有源区，在衬底上沿着平行于衬底的顶表面的第一方向延伸；第一和第二栅极结构，在鳍型有源区上延伸并且沿着平行于衬底的顶表面且不同于第一方向的第二方向延伸；以及源极/漏极区，在第一栅极结构与第二栅极结构之间延伸到鳍型有源区中的凹入区域中，源极/漏极区包括：上半导体层，在凹入区域的内壁上，具有第一杂质浓度，上半导体层包括沿着垂直于衬底的顶表面的第三方向延伸的间隙；间隙填充半导体层，在间隙中，具有大于第一杂质浓度的第二杂质浓度。

根据本发明构思的另一方面，提供一种集成电路器件，该集成电路器件包括：鳍型有源区，在衬底上沿着平行于衬底的顶表面的第一方向延伸；多个栅极结构，在鳍型有源区上延伸并且沿着平行于衬底的顶表面且不同于第一方向的第二方向延伸；以及源极/漏极区，在两个彼此相邻的栅极结构之间延伸到鳍型有源区中的凹入区域中，源极/漏极区包括：在凹入区域的内壁上的上半导体层，上半导体层包括间隙；以及在间隙中的间隙填充半导体层，其中间隙填充半导体层的顶表面被上半导体层覆盖。

根据本发明构思的另一方面，提供一种制造集成电路器件的方法，该方法包括：在衬底上形成沿着第一方向延伸的鳍型有源区；去除鳍型有源区的一部分以形成延伸到鳍型有源区中的凹入区域；在凹入区域的内壁上形成上半导体层，该上半导体层包括间隙并且掺杂有第一杂质浓度的第一杂质；以及在上半导体层上形成间隙填充半导体层，该间隙填充半导体层填充间隙并且掺杂有第二杂质浓度的第一杂质，第二杂质浓度高于第一杂质浓度。

附图说明

从以下结合附图的详细描述，本发明构思的实施方式将被更清楚地理解，在附图中：

图1为示出根据示例实施方式的集成电路器件的布局图；

图2为沿着图1中的线A-A'截取的截面图；

图3为沿着图1中的线B-B'截取的截面图；

图4为沿着图1中的线C-C'截取的截面图；

图5为图2中的区域CX1的放大图；