[发明专利]半导体器件制备方法

说明书

本申请涉及一种半导体器件制备方法，包括：提供衬底，在衬底上形成缓冲氧化层和氮化硅掩膜；开设刻蚀窗口并刻蚀衬底，形成沟槽；在沟槽的内壁依次形成隔离氧化层和隔离氮化硅层；刻蚀部分隔离氮化硅层，使隔离氮化硅层的延伸高度低于衬底上表面，并形成覆盖氮化硅掩膜和填满沟槽的介质氧化层；对介质氧化层进行研磨并停止于氮化硅掩膜；去除氮化硅掩膜和缓冲氧化层，且不暴露隔离氮化硅层；在衬底表面形成栅氧层，并在栅氧层上形成多晶硅层。在上述过程中，隔离氮化硅层与栅氧层和多晶硅层没有接触，且不会形成尖角，因此不会影响栅氧层的TDDB测试。

技术领域

本发明涉及半导体领域，尤其涉及一种半导体器件制备方法。

背景技术

为了提高半导体器件的集成度，在制造工艺上通常会缩小线宽尺寸，以使晶片面积利用率最大化，同时，为了解决因缩小线宽所造成的漏电问题，可设置浅槽隔离结构。浅槽隔离结构包括形成于沟槽内壁上的隔离氧化层和形成于隔离氧化层上的隔离氮化硅层以及填充于沟槽内的介质层，其中，设置隔离氮化硅层可以进一步改善漏电。然而，实验表明，设置隔离氮化硅层后，会导致栅氧层的经时击穿(time dependent dielectricbreakdown，TDDB)测试失效。经过分析得知，隔离氧化层覆盖沟槽内壁，隔离氮化硅层覆盖隔离氧化层后，在沟槽外的半导体衬底表面形成栅氧层并在栅氧层上形成多晶硅时，多晶硅会与隔离氮化硅层接触，这种接触会产生应力使得接触部位的多晶硅产生缺陷，同时，在经过一系列工序后，容易在隔离氮化硅层顶端转角位置形成尖角，隔离氮化硅层与多晶硅接触，以及尖角的存在，都会导致TDDB失效。

发明内容

基于此，有必要针对上述在沟槽内覆盖氮化硅层时，氮化硅层会与多晶硅接触以及氮化硅层在拐角处容易形成尖角而导致栅氧层的TDDB测试失效的技术问题，提出一种新的半导体器件制备方法。

一种半导体器件制备方法，包括：

提供衬底，并在所述衬底上依次形成缓冲氧化层和氮化硅掩膜；

图形化所述氮化硅掩膜和所述缓冲氧化层，形成刻蚀窗口，通过所述刻蚀窗口刻蚀所述衬底，形成沟槽；

在所述沟槽的内壁形成隔离氧化层并在所述隔离氧化层上形成隔离氮化硅层，所述隔离氮化硅层未填满所述沟槽；

刻蚀部分所述隔离氮化硅层，使所述隔离氮化硅层的延伸高度低于所述衬底上表面，并形成覆盖所述氮化硅掩膜和填满所述沟槽的介质氧化层；

对所述介质氧化层进行研磨并停止于所述氮化硅掩膜；

去除所述氮化硅掩膜和所述缓冲氧化层，且不暴露所述隔离氮化硅层；

在所述衬底表面形成栅氧层，并在所述栅氧层上形成多晶硅层。

上述半导体器件制备方法，在沟槽内壁形成隔离氧化层，在隔离氧化层上形成隔离氮化硅层，此时，隔离氮化硅层延伸的高度超过衬底上表面，接着将位于沟槽上端的隔离氮化硅层刻蚀掉，使隔离氮化硅层的高度低于衬底上表面，并向沟槽内填充介质氧化层，然后再进行后续的研磨以及刻蚀氮化硅掩膜和缓冲氧化层，在刻蚀完氮化硅掩膜和缓冲氧化层后，隔离氮化硅层未暴露在外。由于经刻蚀后的隔离氮化硅层延伸的高度低于衬底上表面，填充介质氧化层后，隔离氮化硅层便被介质氧化层覆盖于沟槽内，即隔离氮化硅层被介质氧化层和隔离氧化层包围，在刻蚀缓冲氧化层的过程中，即使包裹隔离氮化硅层的隔离氧化层和介质氧化层也会受到刻蚀作用，在具体工艺过程中，可以根据实际情况选择隔离氮化硅层顶端被刻蚀的高度以及控制刻蚀缓冲氧化层的时间，保证隔离氮化硅层在缓冲氧化层刻蚀过程中不会暴露出来。由于在去除缓冲氧化层的过程中，隔离氮化硅层未暴露出来，在沟槽外的半导体表面形成栅氧层和多晶硅层时，隔离氮化硅层与栅氧层和多晶硅层隔离，隔离氮化硅层既不会形成尖角，也不会与多晶硅层接触，即对栅氧层和多晶硅层的形成没有影响，从而保证了栅氧层TDDB测试的可靠性。