[发明专利]漏电流降低型射频开关装置

权利要求书

1.一种射频开关装置，包括：

第一串联开关电路，连接在第一端子和第二端子之间；

第一并联开关电路，连接在所述第一串联开关电路的一端和地之间；

电压产生电路，被配置为：

产生将输出到所述第一串联开关电路的第一栅极电压，

产生将输出到所述第一并联开关电路的第二栅极电压，并且

产生偏置电压以控制所述第一并联开关电路进入截止状态，所述偏置电压高于所述第二栅极电压，

其中，基于电池电压产生所述第一栅极电压、所述第二栅极电压和所述偏置电压；

第一电阻电路，连接在信号线和所述电压产生电路的偏置电压端子之间，所述信号线连接在所述第一端子和所述第二端子之间；以及

第二电阻电路，连接在所述电压产生电路的所述偏置电压端子和所述第一并联开关电路的接地端子之间，并且所述第二电阻电路的一端连接到所述第一并联开关电路与所述地之间的节点。

2.根据权利要求1所述的射频开关装置，

其中，所述第一电阻电路包括连接在所述电压产生电路的所述偏置电压端子和所述信号线之间的第一电阻器，并且

其中，所述第二电阻电路包括连接在所述电压产生电路的所述偏置电压端子和所述接地端子之间的第二电阻器。

3.根据权利要求2所述的射频开关装置，其中，所述第一电阻电路的第一电阻值等于处于截止状态的所述第一并联开关电路的电阻值和所述第二电阻电路的电阻值的组合。

4.根据权利要求1所述的射频开关装置，其中，所述第一串联开关电路包括串联连接在所述第一端子和所述第二端子之间的第一MOS晶体管至第n MOS晶体管，并且

其中，所述第一MOS晶体管至第n MOS晶体管的栅极被配置为从所述电压产生电路接收所述第一栅极电压。

5.根据权利要求1所述的射频开关装置，其中，所述第一并联开关电路包括串联连接在所述第一串联开关电路的一端和所述地之间的第一MOS晶体管至第n MOS晶体管，并且

其中，所述第一MOS晶体管至第n MOS晶体管的栅极被配置为从所述电压产生电路接收所述第二栅极电压。

6.根据权利要求1所述的射频开关装置，其中，所述电压产生电路被配置为：

在信号传输模式下，使用所述第一栅极电压、所述第二栅极电压和所述偏置电压来控制所述第一串联开关电路的导通状态和所述第一并联开关电路的截止状态，并且

在信号关闭模式下，使用所述第一栅极电压、所述第二栅极电压和所述偏置电压来控制所述第一串联开关电路的截止状态和所述第一并联开关电路的导通状态。

7.一种射频开关装置，包括：

第一串联开关电路，连接在第一端子和第二端子之间；

第一并联开关电路，连接在所述第一串联开关电路的一端和地之间；

电压产生电路，被配置为：

产生将输出到所述第一串联开关电路的第一栅极电压，

产生将输出到所述第一并联开关电路的第二栅极电压，并且

产生偏置电压以控制所述第一并联开关电路进入截止状态，所述偏置电压高于所述第二栅极电压，

其中，基于电池电压产生所述第一栅极电压、所述第二栅极电压和所述偏置电压；

第一电阻电路，连接在信号线和所述电压产生电路的偏置电压端子之间，所述信号线连接在所述第一端子和所述第二端子之间；

第二电阻电路，连接在所述电压产生电路的所述偏置电压端子和所述第一并联开关电路的接地端子之间，并且所述第二电阻电路的一端连接到所述第一并联开关电路与所述地之间的节点；以及

第一电容器电路，连接在所述第一并联开关电路的接地端子和所述地之间以阻隔直流电流。

8.根据权利要求7所述的射频开关装置，

其中，所述第一电阻电路包括连接在所述电压产生电路的所述偏置电压端子和所述信号线之间的第一电阻器，并且

其中，所述第二电阻电路包括连接在所述电压产生电路的所述偏置电压端子和所述接地端子之间的第二电阻器。