[发明专利]一种基于RRAM的乘法器及其操作方法

权利要求书

1.一种基于RRAM的乘法器的操作方法，所述的乘法器包括：

RRAM阵列；所述的RRAM阵列是crossbar结构，包括了8×8个RRAM，每个RRAM均位于BL[7:0]、WL[7:0]中任意两条线的交点处；BL[7:0]是输入乘数的端口，每根BL线都连接了一列RRAM的正极，而WL[7:0]是输入被乘数的端口，每根BL线都连接了一列RRAM的负极；每根WL线的最左侧串有一个电阻，用于在读步骤读出RRAM内存储的信息；

与RRAM阵列输出端相连的放大器；

与放大器输出端相连的RS触发器阵列；所述的RS触发器阵列含有8×8个RS触发器，用于存储从RRAM阵列读出的中间结果；每8 个RRAM共享一根WL线用于读出，所以需要8个读周期完成8×8RRAM阵列的读出工作；由于RRAM阵列内的信息只能一次读出一列，所以需要RS触发器存储RRAM的数据，便于将中间结果输入到加法器；

与RS触发器阵列的输出端相连的加法器模块；

其特征在于，所述的操作方法包括如下步骤：

1）将所有BL线置-1V，所有WL线置1V，持续1ns，

2）将被乘数和乘数分别加在BL[7:0]、WL[7:0]线上，某一位乘数和某一位被乘数的积为中间结果，被写入RRAM阵列中；具体为：

在8x8的 RRAM阵列里，BL[7:0]是输入乘数的端口，每根BL线都连接了一列RRAM的正极，而WL[7:0]是输入被乘数的端口，每根BL线都连接了一列RRAM的负极；被乘数为a[7:0]，乘数为b[7:0]；当a[i]=0或者b[j]=0，对应的WL[i]或者BL[j]加上0V的电压；当a[i]=1，WL[i]加上-1V电压；当b[j]=1，BL[j]加上1V电压； RRAM的状态由正极和负极的电压差，即BL[j]和WL[i]之间的电压差决定；当a[i]=1且b[j]=0或a[i]=0且b[j]=1，RRAM两端的电压差为1V，RRAM状态不改变；同理，当a[i]=0且b[j]=0，RRAM两端的电压差为0V；只有当a[i]=1且b[j]=1时，RRAM两端的电压差为2V，达到置位阈值电压；

通过输入被乘数a[7:0]和乘数b[7:0]，能够让8x8 RRAM阵列直接计算并且存储a[7:0]×b[7:0]的所有中间结果，即所有a[i]×b[j]的积；

3）分别置读电压于RRAM阵列中的每列RRAM上，读出的RRAM内存储的中间结果经过放大器放大后被存入RS触发器阵列中；

4）RS触发器阵列的输出作为加法器的输入，经过N个读周期后，加法器计算出乘法的最终结果；其中N为RRAM阵列的列数。

2.如权利要求1所述的基于RRAM的乘法器的操作方法，其特征在于，代表被乘数和乘数的a[7:0]、b[7:0]信号均需持续1ns以保证中间结果被顺利写入RRAM中。