[发明专利]半导体结构及其制造方法有效
申请号: | 201910440412.X | 申请日: | 2019-05-24 |
公开(公告)号: | CN111354630B | 公开(公告)日: | 2023-05-05 |
发明(设计)人: | 庄英政 | 申请(专利权)人: | 南亚科技股份有限公司 |
主分类号: | H01L21/033 | 分类号: | H01L21/033;H01L21/027;H01L29/06 |
代理公司: | 隆天知识产权代理有限公司 72003 | 代理人: | 傅磊;黄艳 |
地址: | 中国台*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 结构 及其 制造 方法 | ||
1.一种半导体结构的制造方法,包括:
提供一支撑基底;
在该支撑基底上形成一封盖层和一硬遮罩叠层;
图案化该硬遮罩叠层以形成覆盖该封盖层的多个块体;
使用该块体作为遮罩,图案化该封盖层以形成一剩余封盖层;
通过该剩余封盖层,图案化该支撑基底以形成多个突起;
沉积一钝化衬垫在该剩余封盖层和该突起的一侧壁的上方;
将剩余的该支撑基底图案化以形成该突起下面的多个支柱;以及
沉积一第一隔离层以包围该支柱、该突起和该剩余封盖层,
其中该硬遮罩叠层包括与该封盖层接触的一第一子叠层和设置在该第一子叠层上的一第二子叠层,并且图案化该硬遮罩叠层以形成该块体包括:
图案化该第二子叠层以形成彼此以一给定距离间隔开的多个条带;
在该条带上沉积一牺牲层;
图案化该牺牲层以在该条带上形成多个通孔;
使用剩余的该牺牲层作为遮罩,在该第二子叠层内形成多个开口;以及
使用剩余的该第二子叠层做为遮罩,图案化该第一子叠层。
2.如权利要求1所述的制造方法,其中该条带包括一两层的结构和一三层的结构交错配置。
3.如权利要求1所述的制造方法,其中该牺牲层的图案化包括:
涂覆一光刻胶层,该光刻胶层具有设置在该牺牲层上方的多个通孔;以及
去除通过该通孔曝露的该牺牲层的一部分。
4.如权利要求3所述的制造方法,还包括在涂覆该光刻胶层之前,在一下伏层上沉积一抗反射涂层。
5.如权利要求1所述的制造方法,其中沉积该钝化衬垫在该封盖层和该突起的侧壁包括:
在该封盖层的一顶表面、该封盖层和该突起的该侧壁上,以及该支撑基底的一上表面上沉积一钝化衬垫;以及
去除该封盖层的该顶表面和该支撑基底的该上表面上的该钝化衬垫。
6.如权利要求5所述的制造方法,其中该钝化衬垫具有一均匀的厚度。
7.如权利要求5所述的制造方法,其中该钝化衬垫是一原子层沉积层。
8.如权利要求1所述的制造方法,其中在形成该封盖层和该硬遮罩叠层之前,在该支撑基底上沉积一绝缘层;以及
在图案化该封盖层的期间图案化该绝缘层。
9.如权利要求5所述的制造方法,还包括执行一平坦化工艺以通过该隔离层曝露该封盖层的一上表面。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南亚科技股份有限公司,未经南亚科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910440412.X/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造