[发明专利]高速正交时钟产生装置及方法

权利要求书

1.一种正交时钟产生装置，配置以接收一两相输入时钟并输出一四相输出时钟，该正交时钟产生装置包含：

一第一数据锁存器以及一第二数据锁存器，配置为具有根据通过一四相准位移置时钟的连接的一负反馈的一环状拓扑，该第一数据锁存器配置以接收该准位移置时钟的一第四相位以及一第二相位，并根据该输入时钟的一第一相位输出该输出时钟的一第一相位以及一第三相位以及该准位移置时钟的一第一相位以及一第三相位，该第二数据锁存器配置以接收该准位移置时钟的该第一相位以及该第三相位，并根据该输入时钟的一第二相位输出该输出时钟的一第二相位以及一第四相位以及该准位移置时钟的该第二相位以及该第四相位。

2.如权利要求1所述的正交时钟产生装置，其中该第一数据锁存器以及该第二数据锁存器是由一结构单元所实现，该结构单元包含：

一差分对，配置以通过两个输入引脚接收一差分输入信号，并通过两个输出引脚输出一差分信号；

一交耦叠接对，配置以作为该差分对的一再生负载，并通过两个准位移置输出引脚输出一差分准位移置信号；以及

一开关，由通过一致能引脚接收的一致能信号控制，配置以根据该致能信号致能该差分对。

3.如权利要求2所述的正交时钟产生装置，其中该输出时钟的该第一相位以及该第三相位是由该第一数据锁存器的所述两个输出引脚输出；

该准位移置时钟的该第一相位以及该第三相位是由该第一数据锁存器的所述两个准位移置输出引脚输出；

该输出时钟的该第二相位及该第四相位是由该第二数据锁存器的所述两个输出引脚输出；

该四相准位移置时钟的该第二相位及该第四相位是由该第二数据锁存器的所述两个准位移置输出引脚输出；

该第一数据锁存器通过所述两个输入引脚接收该准位移置时钟的该第二相位以及该第四相位，并通过该致能引脚接收该输入时钟的该第一相位；以及

该第二数据锁存器通过所述两个输入引脚接收该准位移置时钟的该第一相位以及该第三相位，并通过该致能引脚接收该输入时钟的该第二相位。

4.如权利要求2所述的正交时钟产生装置，其中该交耦叠接对包含一第一叠接放大器以及一第二叠接放大器，该第一叠接放大器包含一第一增益放大装置以及一第一叠接装置，该第二叠接放大器包含一第二增益放大装置以及一第二叠接装置。

5.如权利要求4所述的正交时钟产生装置，其中该差分准位移置信号是来自该第一叠接装置的源极以及该第二叠接装置的源极。

6.如权利要求2所述的正交时钟产生装置，其中该差分对以及该开关由第一型的多个金属氧化物半导体晶体管装置形成，且该交耦叠接对是由第二型的多个金属氧化物半导体晶体管装置形成。

7.如权利要求6所述的正交时钟产生装置，其中该第一型的所述金属氧化物半导体晶体管装置为N型金属氧化物半导体晶体管，且该第二型的所述金属氧化物半导体晶体管装置为P型金属氧化物半导体晶体管。

8.如权利要求6所述的正交时钟产生装置，其中该第一型的所述金属氧化物半导体晶体管装置为P型金属氧化物半导体晶体管，且该第二型的所述金属氧化物半导体晶体管装置为N型金属氧化物半导体晶体管。

9.一种正交时钟产生方法，包含：

使用一第一数据锁存器，配置以接收一四相准位移置时钟的一第四相位以及一第二相位，并根据两相输入时钟的一第一相位输出一四相输出时钟的一第一相位以及一第三相位以及该四相准位移置时钟的一第一相位以及一第三相位；以及

使用一第二数据锁存器，配置以接收该四相准位移置时钟的该第一相位以及该第三相位，并根据该两相输入时钟的一第二相位输出该四相输出时钟的一第二相位以及一第四相位以及该四相准位移置时钟的该第二相位以及该第四相位。

10.如权利要求9所述的正交时钟产生方法，其中该第一数据锁存器以及该第二数据锁存器是由一结构单元所实现，该结构单元包含：

一差分对，配置以通过两个输入引脚接收一差分输入信号，并通过两个输出引脚输出一差分信号；

一交耦叠接对，配置以作为该差分对的一再生负载，并通过两个准位提升准位移置输出引脚输出一差分准位提升准位移置信号；以及

一开关，由通过一致能引脚接收的一致能信号控制，配置以根据该致能信号致能该差分对。