[发明专利]LED外延结构及其制作方法

说明书

本申请涉及一种LED外延结构及其制作方法。LED外延结构包括N型半导体层、多量子阱层和多层结构层。多层结构层设置于多量子阱层背离N型半导体层的表面。多层结构层包括多个电子阻挡层和多个P型半导体层，电子阻挡层与P型半导体层交替层叠设置。P型半导体层用于提供空穴。一方面，相较于现有技术中的电子阻挡层，多层结构层中的电子阻挡层的厚度更薄，P型半导体层的空穴更容易穿过电子阻挡层注入多量子阱层，提升了空穴的注入效应。另一方面，多层P型半导体层穿插设置于多层电子阻挡层之间，可以增大空穴的浓度。空穴的浓度增大，进一步提升空穴的注入效应。

技术领域

本申请涉及LED技术领域，特别是涉及一种LED外延结构及其制作方法。

背景技术

发光二极管(Light-EmittingDiode，LED)是一种能发光的半导体电子元件。因具有体积小、能耗低、寿命长、驱动电压低等优点而倍受欢迎，广泛用于指示灯、显示屏等领域。外延片的晶体质量是影响芯片良率的重点所在，因此，改善晶体质量，提高芯片的发光效率，是目前制备高亮度、高光效LED器件的关键。

在LED的外延层结构中，氮化镓半导体材料是制备LED外延中，其发光是靠电子与空穴在量子井中复合，然而空穴相对重量约为电子相对重量的1800倍，故空穴相对于电子而言，在外加电场下，空穴注入的效应会远小于电子的注入效应，如何提升空穴的注入效应是亟待解决的问题。

发明内容

基于此，有必要针对如何提升空穴的注入效应的问题，提供一种LED外延结构及其制作方法。

一种LED外延结构及其制作方法包括N型半导体层、多量子阱层和多层结构层。所述N型半导体层设置于衬底的一侧。所述多量子阱层设置于所述N型半导体层背离所述衬底的一侧。所述多层结构层设置于所述多量子阱层背离所述N型半导体层的表面。所述多层结构层包括多个电子阻挡层和多个P型半导体层。所述电子阻挡层与所述P型半导体层交替层叠设置。

在一个实施例中，所述电子阻挡层包括掺Mg的P型铝铟镓氮层，其中Mg的浓度为1×10¹⁶atoms/cm³-1×10²³atoms/cm³。

在一个实施例中，所述电子阻挡层的厚度范围为0.35nm-50nm。

在一个实施例中，所述电子阻挡层的厚度为2nm。

在一个实施例中，所述P型半导体层包括掺Mg的P型氮化镓层，其中Mg的浓度为1×10¹⁶atoms/cm³-1×10²³atoms/cm³。

在一个实施例中，所述P型半导体层的厚度为0.35nm-50nm。

在一个实施例中，所述P型半导体层的厚度为2nm。

在一个实施例中，所述电子阻挡层与所述P型半导体层的交替层叠次数为2-15。

在一个实施例中，所述LED外延结构还包括成核层。所述成核层设置于所述衬底的一侧，且所述N型半导体层设置于所述成核层背离所述衬底的一侧。

在一个实施例中，所述LED外延结构还包括缓冲层。所述缓冲层设置于所述成核层背离所述衬底的表面，且所述N型半导体层设置于所述缓冲层背离所述成核层的表面。

在一个实施例中，所述LED外延结构还包括接触层。所述接触层设置于所述多层结构层背离所述多量子阱层的表面。

一种LED外延结构的制作方法，所述制作方法包括：

在衬底的一侧形成N型半导体层。

在所述N型半导体层背离所述衬底的一侧形成多量子阱层。