[发明专利]半导体装置及其制造方法有效
申请号: | 201910444132.6 | 申请日: | 2019-05-27 |
公开(公告)号: | CN110911415B | 公开(公告)日: | 2023-08-08 |
发明(设计)人: | 李南宰 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | H10B43/30 | 分类号: | H10B43/30;H10B43/40;H10B43/50;H10B43/27;H01L21/768 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 刘久亮;黄纶伟 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 及其 制造 方法 | ||
半导体装置及其制造方法。一种制造半导体装置的方法包括以下步骤:形成穿过围绕沟道结构的层叠结构的多个孔;以及通过所述孔替换层叠结构的一些材料。
技术领域
各种实施方式总体上涉及半导体装置及其制造方法,更具体地,涉及一种三维半导体存储器装置及其制造方法。
背景技术
半导体装置可包括具有多个存储器单元的存储器单元阵列。存储器单元阵列可包括按照各种结构的形式布置的存储器单元。存储器单元可按照三维布置在基板上以改进半导体装置的集成密度。
当制造包括三维布置的存储器单元的三维半导体存储器装置时,可使用包括在层叠结构中的牺牲层由不同的材料层替换的替换工艺。然而,如果牺牲层被布置在存储块的中央区域中,则可能难以利用其它材料层替换牺牲层。
发明内容
根据实施方式,一种制造半导体装置的方法可包括以下步骤:形成层叠结构;形成穿过层叠结构的多个沟道结构;形成穿过层叠结构的多个孔;以及形成多个材料图案。层叠结构可包括在垂直方向上交替地层叠的多个第一材料层和多个第二材料层。材料图案可通过孔替换第二材料层。
根据实施方式,一种半导体装置可包括在垂直方向上交替地层叠的多个层间绝缘层和多个导电图案。半导体装置可包括多个第一孔,多个第一孔布置在与垂直方向交叉的第一水平方向上并穿过层间绝缘层和导电图案。半导体装置可包括多个第二孔,多个第二孔布置在第一水平方向上并穿过层间绝缘层和导电图案。半导体装置可包括布置在第一孔和第二孔之间的多个沟道结构,所述沟道结构穿过层间绝缘层和导电图案。半导体装置可包括填充第一孔和第二孔的多个垂直结构。所述垂直结构包括朝着相邻导电图案突出的突出部分。
根据实施方式,一种半导体装置可包括在垂直方向上交替地层叠的多个层间绝缘层和多个导电图案。半导体装置可包括多个第一孔,多个第一孔布置在与垂直方向交叉的第一水平方向上并穿过层间绝缘层和导电图案。半导体装置可包括多个第二孔,多个第二孔布置在第一水平方向上并穿过层间绝缘层和导电图案。半导体装置可包括布置在第一孔和第二孔之间的多个沟道结构,所述沟道结构穿过层间绝缘层和导电图案。半导体装置可包括:侧壁绝缘层,其覆盖第一孔和第二孔中的每一个的侧壁;以及导电接触柱,其填充第一孔和第二孔中的每一个并形成在侧壁绝缘层上。
附图说明
图1A和图1B是示出根据本公开的实施方式的半导体装置的示意性框图;
图2是示出外围电路结构的示意性横截面图;
图3是示出单元阵列的示意性立体图;
图4是示出根据本公开的实施方式的单元阵列的存储块的平面图;
图5A至图5D是示出沿着图4的线I-I’截取的半导体装置的各种横截面的图;
图6是示出沿着图4的线II-II’截取的半导体装置的横截面的图;
图7是图6所示的区域B的放大图;
图8A至图8D、图9和图10是示出根据本公开的实施方式的半导体装置的制造方法的图;
图11、图12和图13是示出替换工艺之后的工艺的各种修改的横截面图;
图14A至图14C是示出根据本公开的实施方式的位于栅极层叠结构下方的各种下部结构的横截面图;
图15是示出根据本发明的实施方式的存储器系统的配置的框图;以及
图16是示出根据本公开的实施方式的计算系统的配置的框图。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910444132.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种电竞椅椅垫和电竞椅
- 下一篇:面板、PCB以及PCB的制造方法