[发明专利]形成三维存储器的方法以及三维存储器

说明书

本发明涉及一种形成三维存储器的方法以及三维存储器。该方法包括以下步骤：提供半导体结构，所述半导体结构具有衬底、位于所述衬底上的堆叠的第一堆栈以及穿过所述第一堆栈的多个第一沟道孔；在所述第一堆栈上形成第二堆栈；形成穿过所述第二堆栈的多个第二沟道孔，每一第二沟道孔的底部与一个第一沟道孔的顶部连通；以及刻蚀所述多个第二沟道孔的底部侧壁和至少部分所述第一沟道孔的顶部侧壁，以扩大所述多个第二沟道孔在所述底部的孔径和至少部分所述第一沟道孔在所述顶部的孔径。

技术领域

本发明主要涉及半导体制造方法，尤其涉及形成三维存储器的方法以及三维存储器。

背景技术

半导体集成电路自诞生以来，经历了从小规模、中规模到大规模和超大规模集成的发展阶段，并日益成为现代科学技术中最为活跃的技术领域之一。

在半导体存储器领域，为了克服传统二维存储器在存储容量等方面的限制，往往采用堆叠存储芯片的方式来实现更高的性能和集成度。三维(3D)堆叠技术可以将不同功能的芯片或结构，通过堆叠或孔互连等微机械加工技术，使其在垂直方向上形成立体集成、信号连通的3D立体存储芯片。三维(3D)存储器就是利用这一技术将存储器单元三维地布置在衬底之上进而提高存储器的存储密度。

在例如3D NAND闪存的三维存储器件中，存储阵列可包括具有沟道结构的核心(core)区。沟道结构形成于垂直贯穿三维存储器件的堆叠层(stack)的沟道孔中。通常通过单次刻蚀来形成堆叠层的沟道孔。但是为了提高存储密度和容量，三维存储器的层数(tier)继续增大，例如从64层增长到96层、128层或更多层。在这种趋势下，单次刻蚀的方法在处理成本上越来越高，在处理能力上越来越没有效率。

因此，在三维存储器的制作过程中，常常将堆叠层(stack)分为多个相互堆叠的堆栈(deck)。例如，双堆栈工艺(Dual Deck Process)中，在形成下堆栈后先刻蚀下沟道孔，再堆叠上堆栈且刻蚀上沟道孔，然后形成填充上、下沟道孔的沟道结构。堆叠在一起的上、下两层堆栈需要对准(Overlay)，以使得上、下沟道孔的中心线对齐。对准。

现有的对准方式是利用通过光刻(Photolithography)技术使用对上、下沟道孔中心线的偏移进行补偿的。举例来说，利用光掩模(mask)分别在上、下两层堆栈上分别形成特定的对准标记(Overlay mark,OVL mark)，来实现上、下沟道孔的对准。常见的对准标记可以是的一组或多组线状标记。

然而，这种对准方式仅限于全局的偏移补偿，并不适用于局部偏移的情况。例如，由压力(stress)造成的上、下沟道孔中心线的较大偏移便无法通过光刻技术来补偿。因此，业界亟需一种补偿相邻堆栈的局部沟道孔之间存在较大偏移的方法。

发明内容

本发明所要解决的技术问题是提供一种形成三维存储器的方法以及三维存储器，可以补偿堆栈的局部沟道孔之间的偏移。

本发明为解决上述技术问题而采用的技术方案是提出一种形成三维存储器的方法，包括以下步骤：提供半导体结构，所述半导体结构具有衬底、位于所述衬底上的堆叠的第一堆栈以及穿过所述第一堆栈的多个第一沟道孔；在所述第一堆栈上形成第二堆栈；形成穿过所述第二堆栈的多个第二沟道孔，每一第二沟道孔的底部与一个第一沟道孔的顶部连通；以及刻蚀所述多个第二沟道孔的底部侧壁和至少部分所述第一沟道孔的顶部侧壁，以扩大所述多个第二沟道孔在所述底部的孔径和至少部分所述第一沟道孔在所述顶部的孔径。

在本发明的一实施例中，刻蚀至少部分所述第一沟道孔的至少部分顶部侧壁，使得所述至少部分顶部侧壁相对于第一沟道孔的底部侧壁径向向外凸出。

在本发明的一实施例中，至少部分所述第二沟道孔的中心线相对于对应第一沟道孔的中心线在所述衬底的延伸方向上存在偏移。