[发明专利]半导体装置及其熔断方法

说明书

本发明的实施例可以提供金属熔丝结构。该金属熔丝结构可以包括第一熔丝元件和第二熔丝元件。第二熔丝元件可以与第一熔丝元件相邻长度L。第二熔丝元件可以与第一熔丝元件间隔开宽度W。根据本发明的实施例，提供了半导体装置和半导体装置的熔断方法。

技术领域

本发明涉及半导体领域，并且更具体地，涉及半导体装置及其熔断方法。

背景技术

许多集成电路(IC)由位于半导体衬底的单个芯片上的诸如晶体管、电阻器、电容器和二极管的数百万个互连器件组成。通常期望IC尽可能快地工作，并且消耗尽可能少的功率。半导体IC通常包括一种或多种类型的存储器，诸如互补金属氧化物半导体(CMOS)存储器、反熔丝存储器和电熔丝存储器。

在IC中使用一次性可编程(OTP)存储元件来提供非易失性存储器(NVM)。在关闭IC时，NVM中的数据不会丢失。例如，NVM允许IC制造商在IC上存储批号和安全数据，并且在许多其它应用中是有用的。一种类型的NVM使用电熔丝(eFuse)。

EFuse通常通过使用两个焊盘之间的通常称为导电材料(例如，金属、多晶硅等)的“熔丝链”的窄带(通常称为阳极和阴极)而集成到半导体IC中。向eFuse施加编程电流会破坏(即，熔化)该链，从而改变eFuse的电阻率。这称为“编程”eFuse。可以使用感测电路来读取熔丝状态(即，是否已经编程)。

发明内容

根据本发明的实施例，提供了一种半导体装置，包括：第一熔丝元件；以及第二熔丝元件，其中，所述第二熔丝元件与所述第一熔丝元件相邻长度L，并且其中，所述第二熔丝元件与所述第一熔丝元件间隔开宽度W。

根据本发明的实施例，还提供了一种半导体装置，包括：四个熔丝单元的组，分别布置在第一象限、第二象限、第三象限和第四象限中，其中，所述四个熔丝单元的每个均包括：第一熔丝元件；以及第二熔丝元件；以及多个熔丝壁，其中，所述四个熔丝单元的组设置在所述多个熔丝壁的第一熔丝壁和第二熔丝壁之间，其中，所述多个熔丝壁的第三熔丝壁将所述第一象限和所述第二象限与所述第三象限和所述第四象限分隔开。

根据本发明的实施例，还提供了一种半导体装置的熔断方法，包括：将第一电压施加至包括晶体管和熔丝的非易失性存储单元的字线，所述熔丝包括：第一熔丝元件，以及第二熔丝元件，其中，所述第二熔丝元件与所述第一熔丝元件相邻长度L，并且所述第二熔丝元件与所述第一熔丝元件间隔开宽度W；将第二电压施加至所述非易失性存储单元的位线；以及响应于施加所述第一电压和施加所述第二电压来熔断所述熔丝，其中，熔断所述熔丝包括分解所述第一熔丝元件和所述第二熔丝元件之间的氧化物。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据一些实施例的可以示出非易失性存储单元的框图。

图2A示出了根据一些实施例的熔丝。

图2B示出了根据一些实施例的水平熔丝。

图2C示出了根据一些实施例的垂直熔丝。

图3A示出了根据一些实施例的具有熔丝壁的熔丝单元。

图3B示出了根据一些实施例的具有熔丝壁的熔丝单元。

图4示出了根据一些实施例的四乘四熔丝单元阵列中的一组熔丝单元的布局。

图5示出了根据一些实施例的四乘四熔丝单元阵列中的一组熔丝单元的布局。

图6是根据一些实施例的用于编程包括金属熔丝结构的存储单元的方法的流程图。

图7示出了根据一些实施例的编程和读取非易失性存储单元。

具体实施方式