[发明专利]接触场板蚀刻的组合蚀刻停止层、集成芯片及其形成方法

说明书

本发明涉及集成芯片。在一些实施例中，集成芯片具有在衬底上方设置在源极区域和漏极区域之间的栅极结构和从栅极结构上方横向地延伸至栅极结构和漏极区域之间的介电层。具有多种不同介电材料的组合蚀刻停止层堆叠在介电层上方。接触蚀刻停止层直接接触组合蚀刻停止层的上表面和侧壁。通过第一层间介电(ILD)层横向围绕场板，并且场板从第一ILD层的顶部、延伸穿过接触蚀刻停止层并且进入组合蚀刻停止层中。本发明的实施例还提供了接触场板蚀刻的组合蚀刻停止层和集成芯片的形成方法。

技术领域

本发明的实施例一般地涉及半导体技术领域，更具体地，涉及接触场板蚀刻的组合蚀刻停止层、集成芯片、及其形成方法。

背景技术

现代集成芯片包括在半导体衬底(例如，硅)上形成的数百万或数十亿半导体器件。集成芯片(IC)可以根据IC的应用使用许多不同类型的晶体管器件。近年来，蜂窝和RF(射频)器件的市场不断增长导致高压晶体管器件的使用显著增加。例如，由于高压晶体管处理高击穿电压(例如，大于约50V)和高频的能力，高压晶体管器件通常用于RF发送/接收链中的功率放大器。

发明内容

根据本发明的一方面，提供了一种集成芯片，包括：栅极结构，在衬底上方设置在源极区域和漏极区域之间；介电层，从所述栅极结构上方横向地延伸至所述栅极结构和所述漏极区域之间；组合蚀刻停止层，包括堆叠在所述介电层上方的多种不同的介电材料；接触蚀刻停止层，与所述组合蚀刻停止层的上表面和侧壁直接接触；以及场板，由第一层间介电(ILD)层横向地围绕并且从所述第一层间介电层的顶部、垂直地延伸穿过所述接触蚀刻停止层、并且进入所述组合蚀刻停止层中。

根据本发明的另一方面，提供了一种集成芯片，包括：栅极结构，设置在衬底上方；抗蚀保护氧化物，从所述栅极结构上方横向地延伸越过所述栅极结构的最外侧壁；组合蚀刻停止层，包括位于所述抗蚀保护氧化物上方的第一介电材料和接触所述第一介电材料的上表面的第二介电材料；多个导电接触件，通过所述衬底上方的第一层间介电(ILD)层横向围绕；以及场板，从所述第一层间介电层的顶部延伸至所述组合蚀刻停止层，并且包括与所述多个导电接触件相同的材料，其中，所述组合蚀刻停止层横向地接触所述场板的侧壁并且将所述场板与所述抗蚀保护氧化物垂直地分离。

根据本发明的又一方面，提供了一种形成集成芯片的方法，包括：在衬底内的源极区域和漏极区域之间的所述衬底上方形成栅极结构；在所述栅极结构上方以及所述栅极结构和所述漏极区域之间形成介电层；在所述介电层上方形成组合蚀刻停止层，其中，所述组合蚀刻停止层包括多种堆叠的介电材料；在所述组合蚀刻停止层上方形成第一层间介电(ILD)层；选择性地蚀刻所述第一层间介电层，以同时限定延伸到所述衬底的接触件开口和延伸到所述组合蚀刻停止层的场板开口；以及通过一种或多种导电材料填充所述接触件开口和所述场板开口。

附图说明

当结合附图阅读时，从以下详细描述中可以最好地理解本发明的各方面。应注意，根据工业中的标准实践，各种部件未按比例绘制。实际上，为了清楚讨论，可以任意增加或减少各种部件的尺寸。

图1示出了具有场板的所公开的高压晶体管器件的一些实施例的截面图。

图2至图4示出了具有场板的所公开的高压横向扩散MOSFET(LDMOS)器件的一些附加实施例的截面图。

图5至图6示出了通过金属互连布线实现的高压LDMOS器件的场板偏置配置的一些实施例的截面图。

图7A至图7C示出了处于不同开关隔离配置中的高压LDMOS器件的一些实施例的截面图。

图8示出了具有场板的源极向下(即，源极位于下方)的高压晶体管器件的截面图。

图9A至图9B示出了在金属线层上具有场板的所公开的高压LDMOS的一些实施例。

图10示出了具有自对准漂移区域的高压LDMOS器件的一些实施例。