[发明专利]一种芯片的三维封装方法及封装结构

说明书

本发明公开了一种芯片的三维封装方法，包括以下步骤：提供一待封装的晶圆，所述晶圆具有形成焊垫的正面和对应于所述正面的背面，于所述背面贴载体进行保护；在所述晶圆的正面形成导电互连层；剥除所述晶圆的背面的载体；在所述晶圆的正面导电互连层上贴载体进行保护；在所述晶圆的背面形成凸点；剥除所述导电互连层上的载体；提供一载板硅片，将所述凸点装配于所述载板硅片的正面；提供一倒装芯片，将所述倒装芯片倒装于所述导电互连层。本发明还公开了采用该三维封装方法形成的封装结构。本发明相对于现有技术，封装工艺流程简单，可提高封装效率，具有结构简单、传输效率高的优点，满足了产品的小型化、轻型化及低功率的设计要求。

技术领域

本发明涉及半导体的制造技术领域，尤其涉及一种芯片的三维封装方法及封装结构。

背景技术

芯片封装的主要功能包括：为半导体芯片提供机械支撑和环境保护，提供芯片稳定可靠的工作环境；提供半导体芯片与外部系统的电器连接，包括电源与信号；提供信号的输入和输出通路；提供热能通路，保证芯片正常散热。芯片封装直接影响着集成电路和器件的电、热、光和机械性能，还影响着其可靠性和制造成本。

随着便携式电子系统复杂性的增加，对集成电路的低功率、轻型及小型封装的生产技术突出了越来越高的要求。为了满足这些要求，在X、Y平面内的二维封装基础上，先进的封装技术已在IC制造行业开始出现，如多芯片模块(Multi Chip Module，MCM)就是将多个IC芯片按功能组合进行封装，将裸芯片沿Z轴层叠在一起，采用多芯片封装结构，通过将两个或两个以上的芯片组合在单一封装结构中，三维封装首先突破传统的平面封装的概念，组装效率高达200％以上，它使单个封装体内可以堆叠多个芯片，实现了存储容量的倍增，因此也称之为叠层式3D封装。三维封装可以缩减电子产品整体电路结构体积，来使系统运行速度的限制最小化，此外，多芯片封装结构可减少芯片间连接线路的长度而降低信号延迟以及存取时间，提升电性功能。再则，它将多个不同功能芯片堆叠在一起，使单个封装体实现更多的功能，从而形成系统芯片封装新思路；最后，采用3D封装的芯片还有功耗低、速度快等优点，这使电子信息产品的尺寸和重量减小数十倍，广泛应用于手机、PDA(Personal Digital Assistant，个人数字助理)、数码相机等便携式电子产品。

另外，随着电子产品多样化以及集成化，对芯片的散热和芯片集成系统化封装要求更高。但是现有技术中的芯片封装产品，存在封装产品性能不佳的缺点，难以满足芯片产品的低功率、轻型化及小型化的设计要求，且存在封装工艺繁琐的问题。因此提供一种芯片的三维封装方法，以简化封装工艺，并使其形成的芯片产品具有较高性能，以满足集成系统化封装的要求，成为本领域技术人员待解决的一个技术问题。

发明内容

本发明的目的在于提供一种芯片的三维封装方法及封装结构，用以解决现有技术中的芯片产品存在的封装产品性能不佳且封装工艺繁琐等技术问题。

一种芯片的三维封装方法，包括以下步骤：

提供一待封装的晶圆，所述晶圆具有形成焊垫的正面和对应于所述正面的背面，于所述背面贴载体进行保护；

在所述晶圆的正面形成导电互连层；

剥除所述晶圆的背面的载体；

在所述晶圆的正面导电互连层上贴载体进行保护；

在所述晶圆的背面形成凸点；

剥除所述导电互连层上的载体；

提供一载板硅片，将所述凸点装配于所述载板硅片的正面；

提供一倒装芯片，将所述倒装芯片倒装于所述导电互连层。

进一步地，所述载体为具有粘性的UV膜。

进一步地，所述载体剥除前需要通过UV光照方式解胶。