[发明专利]用于多芯片封装(MCP)的可旋转架构在审
申请号: | 201910457392.7 | 申请日: | 2019-05-29 |
公开(公告)号: | CN110660787A | 公开(公告)日: | 2020-01-07 |
发明(设计)人: | A·侯赛因;A·那拉马尔普;S·苏巴雷迪 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L25/18 | 分类号: | H01L25/18;G05B19/042 |
代理公司: | 72002 永新专利商标代理有限公司 | 代理人: | 林金朝;王英 |
地址: | 美国加*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 集成电路管芯 集成电路 多芯片封装 相邻放置 通信 | ||
1.一种多芯片封装器件,用于提供在旋转时对与第二集成管芯的任一侧通信兼容的第一集成电路管芯,所述多芯片封装器件包括:
第一集成电路管芯,其包括:
设置在所述第一集成电路管芯的第一侧上的第一多个端口;以及
设置在所述第一集成电路管芯的第二侧上的第二多个端口;以及
第二集成电路管芯,其包括设置在所述第二集成电路管芯的第一侧上的第三多个端口,其中,当所述第一集成电路管芯的第一侧与所述第二集成电路管芯的第一侧相邻放置时,所述第二集成电路管芯被配置为经由所述第三多个端口和所述第一多个端口与所述第一集成电路通信,并且其中,当所述第一集成电路管芯的第二侧与所述第二集成电路管芯的第一侧相邻放置时,所述第二集成电路管芯被配置为经由所述第三多个端口和所述第二多个端口与所述第一集成电路管芯通信。
2.根据权利要求1所述的多芯片封装器件,其中,所述第三多个端口被配置为使得所述第二集成电路管芯能够与所述第一集成电路管芯的所述第一多个端口或所述第一集成电路管芯的所述第二多个端口通信。
3.根据任何前述权利要求所述的多芯片封装器件,其中,所述第一集成电路管芯包括现场可编程门阵列(FPGA)。
4.根据权利要求3所述的多芯片封装器件,其中,所述第二集成电路管芯包括收发器。
5.根据权利要求4所述的多芯片封装器件,其中,所述第一集成电路管芯的所述第一多个端口、所述第一集成电路管芯的所述第二多个端口和所述第二集成电路管芯的所述第三多个端口被配置为经由一个或多个数据通道和一个或多个辅助通道而通信。
6.根据任何前述权利要求所述的多芯片封装器件,其中,所述一个或多个辅助通道被配置为在所述FPGA和所述收发器之间发射和接收数据、所述收发器和不同的收发器之间发射和接收数据、或者在所述FPGA和所述收发器之间以及所述收发器和不同的收发器之间发射和接收数据。
7.根据任何前述权利要求所述的多芯片封装器件,其中,所述第一多个端口、所述第二多个端口和所述第三多个端口中的每者被配置为经由一个或多个数据通道和一个或多个辅助通道而通信,并且其中,所述一个或多个数据通道和所述一个或多个辅助通道被配置为使得所述第二集成电路管芯能够经由所述第一多个端口中的每者或所述第二多个端口中的每者来与所述第一集成电路管芯通信。
8.根据任何前述权利要求所述的多芯片封装器件,其中,所述第一多个端口、所述第二多个端口和所述第三多个端口被配置为分别经由第一组辅助通道、第二组辅助通道和第三组辅助通道而通信,并且其中,所述第三组辅助通道被配置为使得所述第二集成电路管芯能够经由所述第一多个端口或所述第二多个端口的一个或多个中间端口来与所述第一集成电路管芯通信。
9.根据权利要求8所述的多芯片封装器件,其中,所述一个或多个中部端口包括第一偶数端口,并且其中,所述第一多个端口包括第二偶数端口。
10.根据任何前述权利要求所述的多芯片封装器件,其中,所述第一多个端口、所述第二多个端口和所述第三多个端口被配置为分别经由第一组辅助通道、第二组辅助通道和第三组辅助通道而通信,并且其中,所述第三组辅助通道被配置为使得所述第二集成电路管芯能够经由所述第一多个端口、所述第二多个端口和所述第三多个端口的顶部端口和底部端口来与所述第一集成电路管芯通信。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910457392.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类