[发明专利]一种浮结型肖特基二极管及其制备方法

说明书

本发明涉及一种浮结型肖特基二极管，包括：衬底层1；外延层2，位于所述衬底层1上层；浮结区3，位于所述外延层2中间的矩形槽内；绝缘型多晶硅层4，位于所述浮结区3上层；沟槽5，位于所述绝缘型多晶硅层4上层；肖特基接触的阴极6，位于所述衬底层1下层；肖特基接触的阳极7，覆盖所述外延层2、所述绝缘型多晶硅层4和所述沟槽5。本发明提出的二极管，通过改善了浮结型肖特基二极管的工艺步骤，不需要二次生长外延层，同时，增大了器件击穿电压，减小了导通电阻，提升了功率优值，降低了工艺难度和成本。

技术领域

本发明属于微电子制造技术领域，具体涉及一浮结型肖特基二极管及其制备方法。

背景技术

SiC肖特基势垒二极管作为一种宽禁带半导体器件首先在电力电子技术领域替代Si器件。SiC肖特基势垒二极管在电力电子领域最大的优势在于其优异的反向恢复特性。目前，商品化的SiC肖特基势垒二极管已经广泛应用在高频开关电源、功率因数校正及电机驱动等领域。与当前最好的功率MOSFET结合使用时，开关频率可以达到400kHz，并有望实现高于1MHz。许多公司在其IGBT变频或逆变装置中使用SiC肖特基势垒二极管取代Si快恢复二极管，其总体效益远远超过SiC与Si器件之间的价格差异而造成的成本增加。

与Si肖特基势垒二极管相比，SiC肖特基势垒二极管具有漏电流低、开关速度快等优点，在功率应用方面具有很大的潜力。然而，在击穿电压与导通电阻之间仍存在相互制约的矛盾，即不能同时满足高击穿电压和低导通电阻。同时，普通的浮结结构肖特基势垒二极管的工艺制作过程中，外延层需要生长两次，工艺难度和成本较高。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种4H-SiC浮结结势垒肖特基二极管及其制作方法。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例提供了一种沟槽4H-SiC浮结结势垒肖特基二极管，包括：

衬底层；

外延层，位于所述衬底层上层；

浮结区，位于所述外延层中间的矩形槽内；

绝缘型多晶硅层，位于所述浮结区上层；

沟槽，位于所述绝缘型多晶硅层上层；

肖特基接触的阴极，位于所述衬底层下层；

肖特基接触的阳极，覆盖所述外延层、所述绝缘型多晶硅层和所述沟槽。

在本发明的一个实施例中，所述外延层材料为N^-离子掺杂的4H-SiC，厚度为5μm～15μm。

在本发明的一个实施例中，所述矩形槽深度为0.5μm～1.5μm，宽度为1μm～3μm。

在本发明的一个实施例中，所述绝缘型多晶硅层厚度为0.8μm～1μm，宽度为0.5μm～1.5μm。

在本发明的一个实施例中，所述肖特基接触的阴极的材料为Ti/Ni/Ag金属。

在本发明的一个实施例中，所述肖特基接触的阳极的材料为Ti/Al金属。

本发明另一个实施例提供了一种浮结型肖特基二极管的制备方法，包括：

S1、选取衬底层；

S2、在所述衬底层上层形成外延层；

S3、刻蚀所述外延层在所述外延层中间形成矩形槽；

S4、在所述矩形槽内形成浮结区；

S5、在所述浮结区上层形成绝缘型多晶硅层；

S6、刻蚀所述绝缘型多晶硅层形成沟槽；