[发明专利]一种集成金属氧化物半导体的混合PiN肖特基二极管有效
申请号: | 201910459108.X | 申请日: | 2019-05-29 |
公开(公告)号: | CN110212021B | 公开(公告)日: | 2021-04-13 |
发明(设计)人: | 宋庆文;张玉明;汤晓燕;袁昊;张艺蒙;王栋 | 申请(专利权)人: | 西安电子科技大学 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/872 |
代理公司: | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人: | 张捷 |
地址: | 710071*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 集成 金属 氧化物 半导体 混合 pin 肖特基 二极管 | ||
本发明公开了一种集成金属氧化物半导体的混合PiN肖特基二极管,包括:N+衬底层;漂移层,位于N+衬底层上;P型区,包括:沟槽底部P型区和沟槽侧壁P型区,沟槽侧壁P型区侧边与沟槽第一侧壁、沟槽底部P型区侧边贴合;二氧化硅层,包括:纵向二氧化硅层和横向二氧化硅层,横向二氧化硅层设置沟槽上,与沟槽第二侧壁贴合,纵向二氧化硅层设置横向二氧化硅层上,与沟槽第二侧壁贴合;金属层,位于漂移层表面、P型区、二氧化硅层上,部分金属层与二氧化硅层、漂移层形成金属氧化物半导体;金属区域,位于金属层表面。本发明采用P型区半沟槽结构,且在二氧化硅层形成金属氧化物半导体,在正向导通电阻减小的同时,漏电流减小,击穿特性改善。
技术领域
本发明属于微电子技术领域,具体涉及一种集成金属氧化物半导体的混合PiN肖特基二极管。
背景技术
随着微电子技术的发展,半导体材料碳化硅具有的较大禁带宽度,较高临界击穿电场,高热导率和高电子饱和漂移速度等优良物理和化学特性被广泛应用于半导体器件的制作,尤其适合于制作高温、高压、大功率及抗辐照的半导体器件。半导体器件作为电力电子器件,具有导通电阻小、漏电流小、开关时间短、抗浪涌能力强等特点,被广泛应用于电路中。
传统的槽型结构的肖特基二极管,每个沟槽处都是P型区,每个沟槽两侧都有侧壁。
由于传统的槽型结构的肖特基二极管正向导通时导通电阻较大,漏电流较大,同时击穿特性较差。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种集成金属氧化物半导体的混合PiN肖特基二极管。本发明要解决的技术问题通过以下技术方案实现:
一种集成金属氧化物半导体的混合PiN肖特基二极管,包括:
N+衬底层;
漂移层,位于所述N+衬底层上,所述漂移层的表面至少包括两个沟槽及处于相邻两个所述沟槽之间的一个凸起结构;
P型区,包括:沟槽底部P型区和沟槽侧壁P型区,其中,所述沟槽侧壁P型区的第一侧边与所述沟槽的第一侧壁、所述沟槽底部P型区的第一侧边相互贴合,所述沟槽底部P型区的顶端、所述沟槽侧壁P型区的顶端分别与所述沟槽的底部、所述凸起结构的底部相互贴合;
二氧化硅层,包括:纵向二氧化硅层和横向二氧化硅层,所述横向二氧化硅层设置于所述沟槽上,且与所述沟槽的第二侧壁相互贴合,所述纵向二氧化硅层设置于所述横向二氧化硅层上,且所述纵向二氧化硅层与所述沟槽的第二侧壁相互贴合;
金属层,位于所述漂移层的表面、所述P型区、所述纵向二氧化硅层、所述横向二氧化硅层上,且一部分所述金属层与所述二氧化硅层、所述漂移层的表面形成金属氧化物半导体;
金属区域,位于所述金属层的表面。
在本发明的一个实施例中,所述横向二氧化硅层的宽度等于所述沟槽的宽度减去所述沟槽底部P型区的宽度。
在本发明的一个实施例中,所述纵向二氧化硅层的高度等于所述沟槽的高度减去所述横向二氧化硅层的高度。
在本发明的一个实施例中,所述金属层包括:第一部分金属层、第二部分金属层、第三部分金属层,其中,
所述第一部分金属层与所述沟槽侧壁P型区、所述凸起结构相互贴合后剩余部分的所述凸起结构的表面形成肖特基接触区;
所述第二部分金属层分别与所述沟槽底部P型区、所述沟槽侧壁P型区的顶端形成第一欧姆接触区、第二欧姆接触区。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910459108.X/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类