[发明专利]一种TIADC系统失配误差校准方法、装置、设备及介质

说明书

本公开提供了一种TIADC系统失配误差校准方法，涉及信号处理技术领域，包括：计算各子ADC通道的直流偏置失配误差、增益失配误差和时钟相位失配误差，计算各子ADC通道的重构增益参数、重构直流参数和重构相位参数，各子ADC通道的信号数据与重构增益参数的乘积加上重构直流参数，得到各子ADC通道的信号数据修正数据，将各子ADC通道的信号数据修正数据拼合并做滤波处理，将拼合的数据加上滤波波形数据与重构相位参数的乘积，得到最终修正的模拟信号的数据。本公开还提供了一种TIADC系统失配误差校准装置、设备及介质。本公开提出的方法将修正TIADC失配误差的计算形式统一，降低了计算过程中对DSP资源的消耗，同时降低了对DSP的功能多样性的要求。

技术领域

本公开涉及信号处理技术领域，尤其涉及一种TIADC系统失配误差校准方法、装置、设备及介质。

背景技术

在现代科学研究中，物理实验中的波形数字化、无线通信等诸多领域对模数转换芯片(Analog to Digital Converter，简称ADC)的采样率和精度提出了越来越高的要求。因此，采用多个子ADC的时间交替模数转换器(Time Interleaved Analog to DigitalConverter，简称TIADC)成为兼顾高精度的同时提高采样率的有效方法之一。

由于TIADC中各子ADC通道之间存在不一致性，信号在各通道间的传输存在直流偏置失配误差、增益失配误差和时钟相位失配误差，导致TIADC的测量精度变差。故而，需要对TIADC的失配误差进行校准，来提高TIADC的测量精度。

Han Le Duc等人提出了一种TIADC失配误差的数字校准方法(Fully DigitalFeedforward Background Calibration of Clock Skews for Sub-Sampling TIADCsUsing the Polyphase Decomposition)。该方法能够对TIADC任意奈奎斯特区内的输入信号进行失配的估算和修正，对任意通道数的TIADC都适用。然而，将该校准方法在现场可编程门阵列(Field Programmable Gate Array，简称FPGA)中实现时，存在以下缺点：(1)修正方法的计算形式相对于FPGA中的数字信号处理器(Digital Signal Processor，简称DSP)来说并不合理，会造DSP资源的浪费；(2)修正方法计算形式不统一，不利于通过DSP资源的分时复用来降低DSP资源的消耗；(3)对于一个稳定的TIADC系统来说，不需要经常进行失配误差的估算，因此将估算部分留在FPGA中是对DSP资源的浪费。

发明内容

本公开所要解决的技术问题是，优化TIADC系统失配误差校准方法中对信号数据进行修正的计算形式，并将计算形式进行统一，充分利用FPGA中DSP资源的计算能力，减少计算过程中对DSP资源的消耗。

本公开的一个方面提供了一种TIADC系统失配误差校准方法，包括：S1，计算一个标准正弦信号在TIADC系统的各子ADC通道中传输和被采样时产生的直流偏置失配误差、增益失配误差和时钟相位失配误差；S2，基于所述直流偏置失配误差、增益失配误差和时钟相位失配误差，计算所述各子ADC通道的重构增益参数、重构直流参数和重构相位参数；S3，当模拟信号输入所述TIADC系统时，采集所述各子ADC通道的信号数据，所述各子ADC通道的信号数据与相应的所述重构增益参数的乘积加上相应的所述重构直流参数，得到所述各子ADC通道的信号数据相应的修正数据；S4，将所述各子ADC通道的信号数据相应的修正数据拼合，得到TIADC波形数据，将所述TIADC波形数据进行滤波处理，得到滤波波形数据，所述TIADC波形数据加上所述滤波波形数据与相应的所述重构相位参数的乘积，得到最终修正的所述模拟信号的数据。