[发明专利]一种基于STT-MRAM的固态存储器件随机访问性能提升方法

说明书

本申请公开了一种基于STT‑MRAM的固态存储器件随机访问性能提升方法，所述固态存储器件包括磁性随机存储器STT‑MRAM和存储介质NAND flash。本申请利用STT‑MRAM的高速读写性能和掉电非易失性能，采用STT‑MRAM作为固态存储器件控制器内的高命中LBA数据缓存，简化高命中LBA的响应路径，增强系统的随机访问性能。且当发生GC时，利用STT‑MRAM中的LBA读写次数数据，将高命中LBA数据统一放入目的BLOCK中，以便STT‑MRAM缓冲区中的数据缺失或损坏时可将高命中LBA数据一次性读取至STT‑MRAM中缓冲，减少响应时间。

技术领域

本申请属于计算机存储设备技术领域，具体涉及一种基于STT-MRAM的固态存储器件随机访问性能提升方法。

背景技术

计算机外部存储器目前主要有两种，磁盘(HDD)和固态硬盘(SSD)。SSD中的主要存储介质为闪存(FLASH MEMORY)，相比HDD，SSD的读写速度更快，随机访问性能更优秀，读写功耗更低，因此随着FLASH MEMORY制造工艺的提升和成本降低，SSD得到了越来越广泛的应用。

目前商用的SSD中的存储介质FLASH主要有两种结构：NOR和NAND。相比NOR FLASH，NAND FLASH具有更高的存储密度，更低的成本，是目前SSD的主流存储介质。但无论是NANDFLASH还是NOR FLASH，其存储介质的读、擦写速度分别在微秒级和毫秒级，无法与纳秒级的主机端处理器(HOST CPU)直接通信。

磁性随机存储器STT-MRAM(Spin Transfer Torque Magnetic Random AccessMemory)是一种新型高速高可靠的存储器，具备纳秒级的读写速度，可以兼容各类DRAM接口协议，具备10¹⁵级别的擦写寿命，而且掉电不丢失数据。

传统的SSD控制器中包含DRAM和NAND flash两种存储介质，DRAM掉电丢失数据；而NAND flash需要一次写入整页数据，并伴随较长时间的编程潜伏期(tProg)，无法做到随时随地改写小数据，并且NAND flash擦写次数有限，用来统计全寿命LBA的读写次数，会急剧降低NAND flash寿命。因此传统的SSD无法做到LBA全寿命统计和数据缓存。

传统的SSD控制器上电后，在响应随机读IO(读操作命令)时，最长路径需要把多级逻辑地址(LBA)映射表从NAND flash中读取出来，再根据LBA映射表获取正确的数据，理论上需要(n+1)*tR时间才能响应一次随机读，其中n指LBA映射表的映射层级，tR是指NANDflash的读取数据的潜伏期，一般为60us。这个时间是导致无法调高随机读响应的原因。

传统的SSD控制器，在响应随机写IO(写操作命令)时。最长路径需要直接将数据下刷，然后修改多级LBA映射表，当多次写入同一LBA时，会导致同一个LBA被多次写入，LBA映射表被多次改表，此过程不仅需要多个tProg的时间做响应，也会消耗过多的NAND flash寿命。

因此，如何提高固态存储器件的随机访问性能，成为一个亟需解决的问题。

发明内容

本申请的目的在于提供一种基于STT-MRAM的固态存储器件随机访问性能提升方法，利用STT-MRAM存放LBA全寿命读写次数，并缓冲高命中LBA数据来简化高命中LBA的响应路径，提高系统随机访问性能。

为实现上述目的，本申请所采取的技术方案为：

一种基于STT-MRAM的固态存储器件随机访问性能提升方法，所述固态存储器件包括磁性随机存储器STT-MRAM和存储介质NAND flash，所述基于STT-MRAM的固态存储器件随机访问性能提升方法，包括：

在STT-MRAM中存储NAND flash的所有逻辑地址LBA的读写次数；