[发明专利]可缩放GPU中的数据分布组构

权利要求书

1.一种异构三维电路堆叠，包括：

第一处理器；

第二处理器，所述第二处理器通过一个或多个硅通孔与所述第一处理器通信地耦合，其中所述第一处理器或所述第二处理器中的至少一者是图形处理器；以及

互连逻辑，用于将所述第一处理器和所述第二处理器通信地耦合到共享资源，所述互连逻辑用于经由对应的片上互连与所述第一处理器和所述第二处理器耦合；

其中所述互连逻辑包括带宽共享逻辑用以调整到所述共享资源的带宽；以及

其中所述共享资源包括存储器用以高速缓存要经由所述互连逻辑接收的数据。

2.根据权利要求1所述的异构三维电路堆叠，其中，所述共享资源是共享存储器资源。

3.根据权利要求2所述的异构三维电路堆叠，其中所述共享存储器资源包括动态随机存取存储器。

4.根据权利要求2所述的异构三维电路堆叠，其中所述共享存储器资源包括非易失性存储器。

5.根据权利要求1所述的异构三维电路堆叠，其中所述互连逻辑将比所述第一处理器或所述第二处理器中的一个以更高的频率操作。

6.根据权利要求1所述的异构三维电路堆叠，其中所述第一处理器或所述第二处理器中的至少一个是加速器。

7.根据权利要求1所述的异构三维电路堆叠，另外包括第三处理器，其中所述第三处理器包含加速器或图形处理器。

8.根据权利要求7所述的异构三维电路堆叠，其中所述第三处理器包含加速器和图形处理器。

9.根据权利要求8所述的异构三维电路堆叠，其中所述互连逻辑实现针对所述图形处理器的执行线程对所述共享资源的一致访问。

10.根据权利要求9所述的异构三维电路堆叠，其中所述互连逻辑经由编程地分配的业务分类来实现一致访问。

11.一种用于数据处理的系统，包括：

异构三维电路堆叠，所述异构三维电路堆叠包含通过一或多个硅通孔与第二处理器通信地耦合的第一处理器，其中所述第一处理器或所述第二处理器中的至少一者是图形处理器；

与所述第一处理器通信地耦合的第一存储器；

互连逻辑，用于将所述第一处理器和所述第二处理器通信地耦合到共享资源，所述互连逻辑用于经由对应的片上互连与所述第一处理器和所述第二处理器耦合；以及

其中所述互连逻辑包括带宽共享逻辑用以调整到所述共享资源的带宽；以及

所述共享资源包括第二存储器用以高速缓存要经由所述互连逻辑接收的数据。

12.根据权利要求11所述的系统，其中所述第二处理器包括加速器或图形处理器。

13.根据权利要求12所述的系统，其中所述第二处理器包括加速器和图形处理器。

14.根据权利要求11所述的系统，其中所述共享资源是包括动态随机存取存储器的共享存储器资源。

15.根据权利要求11所述的系统，其中所述第一存储器包括动态随机存取存储器。

16.根据权利要求11所述的系统，其中所述互连逻辑将比所述第一处理器或所述第二处理器中的一个以更高的频率操作。