[发明专利]可缩放GPU中的数据分布组构

说明书

在一个实施例中，混合组构互连处理器内的多个图形处理器核。混合组构互连包含多个数据通道，其包含可编程虚拟数据通道。虚拟数据通道携带基于分组的消息的多个业务类别。虚拟数据通道和多个业务类别可被指配多个优先级中的一个优先级。虚拟数据通道可以独立仲裁。混合组构是可缩放的，并且能支持多个拓扑，包含多个堆叠式集成电路拓扑。

技术领域

实施例一般涉及信息处理，并且更具体地说，涉及用在可缩放图形处理器中的数据分布组构（fabric）。

背景技术

多核图形处理单元在从片上系统(SOC)集成电路到高端（high-end）离散图形处理器的范围的计算系统之间已经变得规范化。在高端图形的真实情况下，多核解决方案是增大图形处理性能的主要方法。对于SOC解决方案，多核图形处理器的使用允许降低系统功率，同时允许在高图形处理器工作载荷周期(period)期间的高性能。

然而，当开发跨越多个功率和性能段的图形处理解决方案时，在组分（component）内的图形核的数量上的增大造成了可缩放性问题。在高端图形产品中使用的多核通信解决方案不适合由于成本和功耗的问题引起的低功率产品。在低功率图形中使用的通信解决方案一般未提供高端图形解决方案的充足性能。例如，一个图形核通信解决方案要经由唯一数据分布通道耦合各种图形处理器。然而，使用唯一通信通道呈现出用于设计意图跨越多个功率和性能段的图形处理器的困难。

附图说明

如下描述包含具有作为实现各种实施例的示例给出的说明的附图的论述。附图应该作为示例而非作为限制进行理解，附图中：

图1是带有具有一个或多个处理器核和图形处理器的处理器的计算机系统的实施例的框图；

图2是具有一个或多个处理器核、集成存储器控制器和集成图形处理器的处理器一个实施例的框图；

图3是可以是分立图形处理单元或者可以是与多个处理核集成的图形处理器的图形处理器的一个实施例的框图；

图4是图形处理器的图形处理引擎的实施例的框图；

图5是图形处理器的另一实施例的框图；

图6是包含处理元素阵列的线程执行逻辑的框图；

图7图示了根据实施例的图形处理器执行单元指令格式；

图8是包含图形流水线、媒体流水线、显示器引擎、线程执行逻辑和渲染输出流水线的图形处理器的另一实施例的框图；

图9A是图示根据实施例的图形处理器命令格式的框图；

图9B是图示根据实施例的图形处理器命令序列的框图；

图10图示了根据实施例的数据处理系统的示范图形软件架构；

图11是图形核组构装配（assembly）的实施例的框图；

图12A-B图示了多个示范图形核拓扑；

图13是包含数据分布组构的堆叠式(stacked)集成电路的实施例的框图；

图14是根据实施例在虚拟通道上携带的多个业务类别的说明；以及

图15是根据实施例的数据传送序列的流程图。

具体实施方式

如下描述描述了用在包含在处理器、计算机系统或其它处理设备内或与之关联的可缩放图形处理单元中的数据分布组构的处理逻辑。为了解释的目的，阐述了大量特定细节以提供下面描述的各种实施例的透彻理解。然而，对本领域技术实践人员将是显而易见的是，实施例可在没有这些特定细节的情况下实践。在其它实例中，众所周知的结构和装置以框图形式示出以避免模糊了基础原则，并且提供了实施例的更透彻理解。