[发明专利]一种提高时钟相位测量精度的方法在审
| 申请号： | 201910463785.9 | 申请日： | 2019-05-30 |
| 公开（公告）号： | CN112019287A | 公开（公告）日： | 2020-12-01 |
| 发明（设计）人： | 罗雷波 | 申请（专利权）人： | 深圳市合讯电子有限公司 |
| 主分类号： | H04J3/06 | 分类号： | H04J3/06 |
| 代理公司： | 北京劲创知识产权代理事务所(普通合伙) 11589 | 代理人： | 王志敏 |
| 地址： | 518000 广东省深圳市宝安区西乡街道共和工业路*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 提高 时钟 相位 测量 精度 方法 | ||
【权利要求书】：
1.一种提高时钟相位测量精度的方法，包括以下步骤：其特征在于：
1)通过移相技术将时钟做相位平移，从而得到新的时钟相位；
2)对于鉴相脉冲，可以同时选择上升沿触发和下降沿触发。
2.根据权利要求1所述的一种提高时钟相位测量精度的方法，其特征在于：所述步骤1)中，新的时钟相位频率不变。
3.根据权利要求1所述的一种提高时钟相位测量精度的方法，其特征在于：所述步骤1)中，相位平移可以用专门的移相器去实现，也可以通过FPGA或者CPLD去实现。
4.根据权利要求3所述的一种提高时钟相位测量精度的方法，其特征在于：所述CPLD即为复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围；是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。
5.根据权利要求3所述的一种提高时钟相位测量精度的方法，其特征在于：所述FPGA是在PAL、GAL、CPLD可编程器件的基础上进一步发展的产物。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市合讯电子有限公司，未经深圳市合讯电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910463785.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种自动络筒机及其控制方法
- 下一篇：一种轻烃分离回收液化气的装置及方法
