[发明专利]电视通道切换处理方法、电视及存储介质

权利要求书

1.一种电视通道切换处理方法，其特征在于，包括如下步骤：

预先在电视的SOC电视主芯片与显示屏之间连接设置用于进行图像叠加FPGA，并设置SOC电视主芯片接入4K信号源，FPGA接入8K信号源；

当选择8K通道， SOC电视主芯片读取FPGA接收的8K视频信号；SOC电视主芯片将系统声音禁声，SOC电视主芯片将图像静帧，FPGA将图像静帧，控制将SOC电视主芯片输出信号切换到只输出透明的模式；同时FPGA切换到图像叠加模式；

FPGA将接收的8K图像信号与SOC电视主芯片输出的透明度信号进行叠加，并输出给显示屏，同时将8K信号中的音频分量解码输出；

其中，所述FPGA将接收的8K图像信号与SOC电视主芯片输出的透明度信号进行叠加，并输出给显示屏，同时将8K信号中的音频分量解码输出的步骤具体包括：

SOC电视主芯片将图像解静帧，FPGA将图像解静帧，FPGA将所述SOC电视主芯片通过VBYONE输出透明度信号与8K接口输入的8K图像信号叠加，并输出到显示屏，同时将8K信号中的音频分量解码输出；

所述FPGA切换到图像叠加模式具体包括：FPGA从4K UPSCALE 8K模式切换到VBYONE与8K图像叠加模式。

2.根据权利要求1所述的电视通道切换处理方法，其特征在于，所述预先在电视的SOC电视主芯片与显示屏之间连接设置用于进行图像叠加FPGA，并设置SOC电视主芯片接入4K信号源，FPGA接入8K信号源的步骤包括：

在所述FPGA与SOC电视主芯片间设置VBYONE数字接口信号线、I2C信号线和IO1信号线。

3.一种电视通道切换处理方法，其特征在于，包括如下步骤：

当选择8K通道， SOC电视主芯片读取FPGA接收的8K视频信号；同时控制FPGA切换到图像叠加模式；SOC电视主芯片将系统声音禁声，SOC电视主芯片将图像静帧；SOC电视主芯片输出信号切换到只输出透明的模式；

SOC电视主芯片输出透明度信号至FPGA，用于与FPGA接收的8K图像信号进行叠加后，输出给显示屏，同时将8K信号中的音频分量解码输出；

其中，所述SOC电视主芯片输出透明度信号至FPGA，用于与FPGA接收的8K图像信号进行叠加后，输出给显示屏，同时将8K信号中的音频分量解码输出的步骤具体包括：

SOC电视主芯片将图像解静帧，FPGA将所述SOC电视主芯片通过VBYONE输出透明度信号与8K接口输入的8K图像信号叠加，并输出到显示屏，同时将8K信号中的音频分量解码输出；

所述FPGA切换到图像叠加模式具体包括：FPGA从4K UPSCALE 8K模式切换到VBYONE与8K图像叠加模式。

4.一种电视通道切换处理方法，其特征在于，包括如下步骤：

当选择8K通道， FPGA检测到SOC电视主芯片输出信号切换到只输出透明的模式信息；FPGA将图像静帧；FPGA切换到图像叠加模式；

FPGA将接收的8K图像信号与SOC电视主芯片输出的透明度信号进行叠加，并输出给显示屏，同时将8K信号中的音频分量解码输出；

其中，所述FPGA将接收的8K图像信号与SOC电视主芯片输出的透明度信号进行叠加，并输出给显示屏，同时将8K信号中的音频分量解码输出的具体步骤包括：

FPGA将图像解静帧，FPGA将所述SOC电视主芯片通过VBYONE输出透明度信号与8K接口输入的8K图像信号叠加，并输出到显示屏，同时将8K信号中的音频分量解码输出；

所述FPGA切换到图像叠加模式具体包括：FPGA从4K UPSCALE 8K模式切换到VBYONE与8K图像叠加模式。